《EDA技术与电子综合设计》实践操作试题七 【题目一】 分别用IF语句和CASE语句描述一个四选一数据选择器的逻辑功能 说明: d0~d3为数据输入端,S0和S1为地址选择端,q为输出数据端; 根据地址代码的不同(即S0S1的状态不同),将四路输入数据d0~d3中相应的一路数据送到输出端口q上。 【考核内容与要求】 按要求编写正确的VHDL程序,并能够熟练地进行设计的输入(10分); 熟练完成设计项目的编辑与编译,并生成相应的符号文件(8分); 能够对设计项目进行仿真,并对仿真结果加以分析(8分)。 回答与本题相关的问题(8分) 【题目二】 library ieee; use ; ENTITY h_adder is port(a,b:in bit; co,so:out bit); end h_adder; architecture one of h_adder is begin so<=NOT(a xor (NOT b)); co<= a AND b; end one; library ieee; use ; ENTITY or2 is port(a,b:in bit; c:out bit); end or2; architecture one of or2 is begin c<=a or b; end one 已知半加器和两输入或门的VHDL描述如下程序所示,试根据原理图采用元件例化的方法,描述一个1位全加器的逻辑功能。 【考核内容与要求】 按要求编写正确的VHDL程序,并能够熟练地进行设计的输入(10分); 熟练
