第2讲 CPLD和FPGA的基本结构.ppt

在系统可编程技术
第2讲
CPLD和FPGA的基本结构
一、 CPLD性能特点
CPLD-----复杂可编程逻辑器件
(Complex Programmable Logic Device)
1、可多次编程、改写、擦除
2、采用CMOS EPROM、EEPROM、FLASH和SRAM等编程技术
3、I/O端数和内部触发器多达数百个,集成度远高于PAL和GAL
4、内部延时与器件结构和逻辑连接等无关,容易消除竞争和
冒险
5、有多加密位,防止非法抄袭
6、采用分区阵列结构,每区相当于一PAL或GAL
7、基于乘积项(Product-Term)的PLD结构
二、LATTICE公司的ispLSI 1032的结构和特点
ispLSI 1032是ispLSI 1000系列中容量中等的器件,具备5V的在系统编程能力。
1. ispLSI 1032的主要特点:
集成密度为6000等效门,192个寄存器;
是电擦写CMOS(EEPROM)器件;
有84个引脚,其中64个是I/O引脚,8个是专用输入引脚;
最大工作频率 fmax = 125 MHz。
2. ispLSI 1032的结构框图——引脚图
3. ispLSI 1032的结构框图——功能框图
1) 集总布线区GRP(Global Routing Pool)
该区位于芯片的中央,其任务是将所有片内逻辑联系在一起
2) 万能逻辑块GLB(Generic Logic Block)
GLB位于GRP的两边,每边8块,共32块
每个GLB由与阵列、乘积项共享阵列、四输出逻辑宏单元和控制逻辑组成。
GLB结构
GLB结构
GLB的与阵列有18个输入端,其中16个来自集总布线区GRP,2个由I/O单元直通输入。
每个GLB有20个与门,形成20个乘积项,再通过4个或门输出。
4输出宏单元有4个触发器,可被组态为组合输出或寄存器输出(通过编程组态)。
3) 输入输出单元IOC(Input Output Cell)
输入输出单元IOC是功能框图最外层的小方块,共64个(IN0 ~ IN63)。该单元有输入、输出和双向I/O三类组态。可通过对控制输入输出三态缓冲器的使能端编程来选择