eda教学10.ppt

何宾

EDA 原理及应用
1
本章主要介绍了PLD的配置模式、设计文件的配置、下载和调试原理。
在配置模式部分,重点介绍了Xilinx的FPGA常用的几种下载模式;
在设计的配置文件部分,重点介绍了PROM配置文件的生成过程;
在设计下载部分,重点介绍了JTAG模式下载设计流文件的过程;在调试部分,介绍了几种常用的调试PLD的手段和方法,其中提到了虚拟逻辑分析仪软件工具及其在调试PLD中的作用。
第十章
设计下载和调试--主要内容
第10章
2
设计下载和调试-PLD的配置
对PLD的编程,每个EDA厂商都有自己的EDA软件和硬件平台支持,在本章中只对Xilinx的PLD配置技术进行介绍。
对设计进行综合和实现的最终目的是要生成一个可以下载到PLD的配置文件,这个配置文件有很多文件格式,不同的文件格式所包含的编程信息也有所不同。对于常用的CPLD和FPGA芯片来说,配置文件有两部分组成:配置数据和配置命令。在设计文件被下载到器件后,这些信息就转换成了配置比特文件流。
第十章
●
3
设计下载和调试-配置单元
任何能够进行可编程的器件都需要在内部有专用的配置单元。大部分的FPGA芯片使用SRAM进行配置的,比如Xilinx和Altera的FPGA芯片,有一些使用Flash单元进行配置,而其它使用反熔丝的结构,比如Actel的FPGA芯片。在FPGA内部存在着丰富的可编程的互联线资源和可编程的逻辑块。
比如,对一个只包括4输入的LUT、多路选择器和寄存器的设计。多路复用器需要一个配置的单元来确定输入。寄存器要求确定其触发方式,电平触发还是边沿触发,是高触发还是低触发。同时4输入的LUT基于一个16配置的单元。
第十章
●
4
设计下载和调试-配置单元
1、基于反熔丝的FPGA
基于反熔丝工艺的FPGA器件,每个逻辑单元分布在FPGA内部的固定位置上。配置文件从计算机通过下载电缆传到编程器中,编程器根据配置文件产生较大的电压和电流脉冲输入选择的引脚,按顺序熔断每个熔丝。当熔丝处理后,FPGA从编程器中取出来,然后放置在电路板上。需要注意的是,一旦熔丝处理完毕,再想修改设计是不可能的。
2、基于SRAM的FPGA
基于SRAM工艺的FPGA通过在电路板上的下载端口进行编程,如果没有外部的存储器保存数据,每次上电需要重新下载程序。实质上,这种FPGA的配置单元可以看作是贯穿所有逻辑单元的移位寄存器。
第十章
●
5
设计下载和调试-配置端口
FPGA的配置方法有主串行方式、从串行方式、主并行方式、从并行方式和JTAG方式下载。当然,最近又出现了新的配置方式,比如:SPI、BPI模式。配置模式一般都是通过模式管脚M0,M1,M2进行设置。
FPGA的配置端口还包括用来指示FPGA配置的过程的信号,比如,DONE信号就是用来表示程序下载过程是否完成。此外配置端口也包括了控制引脚控制数据的下载和数据本身的输入。不同的配置模式决定所需要配置引脚的数量。下面给出了一个典型的配置模式列表。
第十章
●
6
设计下载和调试-配置端口
第十章
●
7
设计下载和调试-配置电路
1、主串行方式
(a)所示,FPGA外部接了一个存储设备,现
在常用的存储设备是FLASH。当FPGA准备读取数据时,
向存储设备发出复位信号和时钟信号。
配置数据输入
控制
存储
设备
FPGA
Data in
Data out
配置数据输出
配置数据输入
控制
存储
设备
FPGA
Data in
Data out
FPGA
Data in
Data out
配置数据输出
(a) (b)

第十章
●
8
设计下载和调试-配置电路
在该模式下,FPGA不需要向存储器提供地址信息,时钟信号将配置信息按顺序从存储设备中读取出来。(b)所示,当有多个FPGA芯片需要同时下载时,这些FPGA以菊花链的形式级联在一起,使用一个存储设备。当级联时,第一个FPGA采用主串行模式,其它FPGA采用从串行模式。
第十章
●
9
设计下载和调试-配置电路
2、主并行方式下载
,在该模式下,FPGA除了提供控制信号外,在先前的设计中还向FPGA提供地址用来指示下一个要配置数据。在该模式下,FPGA内部计数器为外部存储设备产生地址。在配置开始时,计数器为0。以后计数器递增指向下一个字节的数据,直到数据全部被加载到FPGA内为止。采用这种方式,使得程序的加载速度比串行方式要快的多。
配置数据[7:0]
地址
控制
存储
设备
FPGA
主并行方式下载
第十章