EDA实验指导书.doc

一、实验目的:
1、掌握简单组合逻辑电路的原理图设计输入过程。
2、理解简单组合逻辑电路的文本设计输入过程
3、初步掌握Max+PlusII软件的基本操作与应用。
二、实验步骤:
(一)图形设计输入:
1、软件的启动:单击“开始”进入“程序”选中“Max+PlusII BASELINE”,打开“”MaxplusII软件,如图1-1所示。
图1-1
2、启动File\New菜单,弹出设计输入选择窗口,如图1-2所示:
图1-2
-3
3、选择Graphic Editor File,单击OK,打开原理图编辑器,进入原理图设计输入电路编辑状态,如图1-3所示:
4、设计输入
1)放置一个器件在原理图上
a、在原理图的空白处双击鼠标右键,出现图1-4:
图1-4
-3
b、在光标处输入元件名称(如:input,output,and2,and3,nand2,or2,not,xor,dff等)或用鼠标点击库元件,按下OK即可。如果安放相同的元件,只要按住Ctrl键,同时用鼠标按左键拖动该元件复制即可。
c、一个完整的电路包括:输入端口input、电路元件集合、输出端口output。
1)添加连线到器件的引脚上:把鼠标移到元件引脚附近,则鼠标自动由箭头变为十字,按住鼠标左键拖动,即可画出连线。
2)标记输入/输出端口属性
分别双击输入端口的“PINNAME”,当变成黑色时,即可输入标记符并回车确认;输出端口标记方法类似。本译码器的三输入端分别标记为:K7、K8;其八输出端分别为:OUT20、OUT21、OUT22、OUT23、OUT24。如下图所示。
3)保存原理图
单击保存按钮图表,对于新建文件,出现类似文件管理器图框,请选择保存路径/文件名称保存原理图,如图1-5所示,,本实验中取名为””。(注意:新建项目,一定要建立一个专门的文件夹保存项目文件,在编译过程中将有大量新文件产生。)
4)点击File\Project\Set project to current File设置此项目为当前项目文件。注意此操作在你打开几个原有项目文件时尤为重要,否则编译时容易出错。
图1-5
(二)文本设计输入:
1、建立新文件,选择File/New菜单,弹出设计输入选择窗口,如图1-6所示:
图1-6
2、选择Text Editor File,打开文本编辑器,进入文本设计输入电路编辑状态,如图1-7所求:
图1-7
3、在输入源程序前,先进行保存,因为保存的文件名对程序的输入有着直接的影响。文件名为“”,如图1-8所示。
图1-8
4、输入VHDL语言编写的源程序。输入完毕后存盘。
library IEEE;
use ;
entity exp1 is
port (
K7,K8: in STD_LOGIC;
OUT20: out STD_LOGIC;
OUT21: out STD_LOGIC;
OUT22: out STD_LOGIC;
OUT23: out STD_LOGIC;
OUT24: out STD_LOGIC);
end exp1;
architecture exp1_arch of exp1 is
begin
OUT20 <= K7;
OUT21 <= not K7;
OUT22 <= K8 AND K7;
OUT23 <= K8 OR K7;
OUT24 <= K8 XOR K7;
end exp1_arch;
(三)编译适配
选择Assign/Device菜单,定义Device如下图所示:
再选择Assign/Pin/Location/Chip,定义管脚如下图所示:
piler菜单,按Start开始编译,并显示编译结果,生成*.pof的下载文件,以被硬件下载编程时调用。同时生成*.rpt报告文件,可详细察看编译结果。如果有错误待修改后再进行编译适配,如图1-9所示。注意此时在主菜单栏里的Processing菜单下有许多编译时的选项,视实际情况选择设置。
图1-9
(四)建立默认符号及包含文件
1)在MaxplusII管理窗口选择File/Create Default Symbol命令,可建立一个与设计名称相同,,此符号文件供以后在顶层图形设计文件中调用。
2)File/Create Default Symbol命令,可产生一个包含文件,供其他文本文件调用。
(五)添加仿真激励波形
图1-10
1、启动MaxplusII\Wavefro