数字式竞赛抢答器毕业论文.doc

数字式竞赛抢答器
学院:计算机与通信学院
专业: 通信工程
班级:通信工程4班
指导老师:于波
姓名:陈成
学号:10250412

目录
一、摘要………………………………………………
二、技术性能指标……………………………
三、方案的选择…………………………………
四、工作原理…………………………
五、单元功能电路的设计………………………
六、附录………………………………………
七、设计总结,心得体会…………………………
摘要
数字式竞赛抢答器是一名公正的裁判员,它的任务是从若干名参赛者中确定出最先的抢答者,并要求参赛者在规定的时间里回答完问题。它在娱乐、竞赛中起着重要的作用,它体现出公平性、准确性。它替代人们的肉眼观察,主观判断。在公正的比赛中,数字式竞赛抢答器是不可或缺的。当代社会,有各式各样的知识竞赛,抢答器也成为了一种很常见的装置。在知识比赛中,特别是做抢答题目的时候,在抢答过程中,为了知道哪一组或哪一位选手先答题,必须要设计一个系统来完成这个任务。因为在抢答过程中,靠视觉是很难判断出哪组先答题。,此数字是竞赛抢答器即通过LED显示灯来判别是哪一个参赛者抢答成功并对抢答成功的选手加分或者减分。本次设计将主体电路分为了抢答按钮、抢答锁存、抢答显示三个部分。抢答输入部分由三个抢答按钮和一个清零复位按钮组成;4013芯片组成;抢答显示电路由三个发光二级管组成。该设计仅用两块数字芯片便实现了数显抢答的功能,与其他抢答器电路相比,有结构简单、成本低、制作方便、实用可靠、成本极低的优点。本文详细介绍了抢答器的设计方案和功能,并对电路原理进行了一定的分析。完成数字是竞赛抢答器的任务。
关键字:抢答,数字,计分器
技术性能指标
74LS192是同步十进制可逆计数器,它具有双时钟输入,并具有清除和置数等功能,其引脚排列及逻辑符号如下所示:
图-1 74LS192的引脚排列及逻辑符号
               (a)引脚排列                       (b) 逻辑符号
图中:为置数端,为加计数端,为减计数端,为非同步进位输出端,          为非同步借位输出端,P0、P1、P2、P3为计数器输入端,为清除端,Q0、Q1、Q2、Q3为数据输出端。
74ls48引脚图管脚功能表 
74LS48芯片是一种常用的七段数码管译码器驱动器,常用在各种数字电路和单片机系统的显示系统中,下面我就给大家介绍一下这个元件的一些参数与应用技术等资料。
图-2 74ls48引脚图
4511的引脚图和完全功能图如下:
图-3
CC4013------双上升沿D触发器简要说明
CC4013 由两个相同的、相互独立的数据型触发器构成。每个触发器有独立的
数据、置位、复位、时钟输入和Q 及Q输出。此器件可用作移位寄存器,且通过将
Q输出连接到数据输入,可用作计数器和触发器。在时钟上升沿触发时,加在D 输
入端的逻辑电平传送到Q 输出端。置位和复位与时钟无关,而分别由置位或复位线
上的高电平完成。
CC4013 提供了14 引线多层陶瓷双列直插(D)、熔封陶瓷双列直插(J)、塑料
双列直插(P)和陶瓷片状载体(C)4 种封装形式。
引出端符号
1D-2D 数据输入端
1CP-2CP 时钟输入端
1SD-2SD ,1RD-2RD 直接复位端
1Q-2Q 原码输出端
1Q-2Q 反码输出端
VDD 正电源
Vss 地
推荐工作条件
电源电压范围…………3V~15V
输入电压范围…………0V~VDD
工作温度范围
M 类…………-55℃~125℃
E 类………….-40℃~85℃
极限值
电源电压…...-~18V
输入电压……-~VDD+
输入电流…………….±10mA
储存稳定…………-65℃~150℃
图-4逻辑符号
图-5引出端排列(俯视)
图-6 逻辑图
表-4功能表
CC40192:同步十进制可逆计数器

图-40192引脚排列
CC40192具有双时钟输入,并具有清除和置数等功能,其引脚排列如图-7所示。
图中—置数端 CPU—加计数端 CPD—减计数端
—非同步进位输出端—非同步借位输出端
D0、D1、D2、D3—计数器输入端
Q0、Q1、Q2、Q3—数据输出端 CR—清除端
CC40192(同74LS192,二者可互换使用)的功能如表-5。
输入
输出
CR
CPU
CPD
D3
D2
D1
D0
Q3
Q2
Q1
Q0
1
x
x
X
x
x
x
x
0
0
0
0
0
0
x
X
d
c
b
a