EDA实验.doc

电子设计自动化(EDA)综合实验
(10学时分3次完成: 1次2学时、2次4学时)
一、实验目的
用MAXPLUSⅡ软件设计、编译、仿真和下载数字系统并在高密度可编程逻辑器件中实现,完成具有校对时、分、秒功能的数字电子钟或具有计数功能的数字频率计(选做)。
实验思路和实验前准备
要求学生预习《MAX+PLUSⅡ应用入门》及实验指导书EDA综合实验中相关章节,重点掌握动态扫描Display工作原理及数字钟设计构思,熟练使用MAX+PLUSⅡ软件,以另外一种新的思路和方式完成一个具有校时功能的数字电子钟或一个三位半数字频率计(选作)。
用可编程逻辑器件(PLD)实现数字钟
为了用PLD实现数字钟基本功能,。图中
虚线框中为EDA实验板上的LED显示电路。为了减少硬件资源和连线,LED显示一般采用动态扫描显示,由Display模块控制“时分秒”的动态扫描显示,该模块输出的七段编码SEG_A ~ SEG_F信息控制LED的七段,输出的LED位选信号L1 ~ L6控制6个LED分时显示,将这些信号连到实验板相应插孔即可完成动态扫描显示。
图中虚线框外为电子钟的PLD设计任务,其中时间基准由EDA实验板上555产生的1KHz或石英晶振电路产生的1MHz提供初始信号,经过1次或2次 T60是 T24是24进制计数,CLK_C是校时控制, Display是动态扫描显示控制模块。
通过以上分析,由PLD实现数字钟的主要设计任务包括:时间基准和计数器(T1000、T60、T24)、具有校时功能的控制模块CLK_C和动态显示扫描模块Display三部分。
,同学可以多人合作分别完成单独模块,各模块可以采用原理图方法和硬件描述语言HDL方法实现,大家可以根据模块的具体情况以及自己的喜好选择不同方法实现。试设计各模块功能,并在实验前利用MAX+PLUSⅡ进行各模块功能仿真,检验其功能是否正确。有兴趣的同学可以设计多种方案,进行仿真比较,并检查每种方案使用PLD资源的情况,同一功能模块,使用PLD资源越少的设计当然是较好的设计。

数字钟设计原理图
以下分别给出数字钟各模块的电路工作原理分析、部分模块符号及仿真波形,可供参考。
1)时间基准和计数器
利用EDA实验板上提供的1KHz方波经3次10分频得到1秒时间基准信号,作为数字电子钟的时钟信号。T1000,产生1000分频输出信号。MAXPLUSⅡ库中有多种计数元件器,本设计选择使用3块74160构成1000分频,,。74160是同步可预置十进制计数器,异步清0。电路类似的芯片还有74161(十六进制异步清0)、74162(十进制同步清0)、74163(十六进制同步清0)。异步清0也叫直接清0。
。输出CQ1000是输入CLK的1000分频,作为电子钟计数输入。q_c是CLK的200分频,作为校表时的时钟。模块功能可以通过仿真无误后由MAXPLUSⅡ生成模块的符号图,,符号图不仅使得该模块的输入和输出更为明确,还可以在系统集成时象上述的74160库元件一样直接使用。

74160引脚图
74160功能表
输入
输出
工作状态
清除CLR
LOAD
CLK
允许EN
QAQBQCQD
进位RCO
P
T
H
H
H
H
计数加1
—
计数
H
L
A B C D
—
同步预置
L
X
X
X
X
L L L L
—
直接清0
H
X
X
X
H
H L L H
H
进位
(T60符号图(T24符号图

“时分秒”计数器分别采用24、60进制计数器,T1000一样利用原理图方法,可以利用74160清0和置数加上简单的反馈实现,,实现方法不再赘述。


在实现每个模块时,要充分使用EDA软件提供的强大的仿真功能,这样可以发现设计中存在的问题, 是CNT24仿真结果,T24计数功能正常。保证各模块功能的准确对系统联调也提供了很大的方便。
2)校时控制CLK_C子模块
,校表电路实际上是在计时信号与“时分秒”计数器之间加一个控制电路,该电路应该有一个控制信号如图中的K,设控制信号无效正常计时;控制信号有效校时。由图