带隙基准设计.doc

带隙基准设计.doc:..带隙基准参数设计!•,•1^1■h4基准源核心电路参数设计首先,考虑两个三极管发射极而积之比N的选取由上述公式可知:N值越大,则1<2/1^的比例就越小,从而可以减小电阻的版图而积。但是N值越大,也会导致三极管的静态电流增大。折屮选取N=8,这样版图可以采用屮心对称布局,有利于减少匹配误差。假设选収的工艺下的三极管的电流大于UA时,VBE的输出曲线较为平滑。从节省功耗的角度,假定流过三极管集电极的电流为luA。1 R,弋由上述公式可知,当N=8、IR3=luA、T=300K时,计算得:考虑到川和r2的数值数倍于r3,则电阻值太大,消耗版图面积太大。因此,作为折屮,选取R3AlOK,电流值为5uA左右。确定了以上参数后,考虑一阶补偿时^的取值。对上述公式在To处求导讨得:令上式为零,即进行一阶补偿,可得:化简得:代入参数,Vgo=,查图可知VEBi在5uA的偏执电流下约为716mV,300K温度下VT0=26mV,r=,a=l(三极管的偏置电流为PTAT),N=8,计算得:为了产生600mV的输出电压,需要调整心的值。由上式可以推出:在T=300K条件下代入各值,求得R4=。考虑到各个电阻阻值偏大,故将各电阻设为高阻多晶型。然而,高阻多晶祖然有很高的方阻,但是工艺稳定性不太好,故后期的Trimming工序是必不可少的。最后,确定电流镜的尺寸。采用适当偏小的宽长比,可以提高电流镜的过驱动电压,进而可以减小电流镜阈伉电压失配所带来的影响。另外,沟道长度调制效应也是一个重要影响因素,考虑到低压应用不能使用Cascode结构,可以增大器件的栅长来减小沟道长度调制效应的影响。但是过大的沟道长度会导致版图的面积的增加,要在性能和版图曲'积之间做出折屮。经过计算与迭代仿真,选取M|、M2和M3的宽长比力lOum/lum。注意电流镜的版图设计中需采用中心对称布局以减小误差。综上,通过理论分析,确定带隙核心电路的器件参数为:Ri105kD,HRpolyRi!05kfl,HRpolyRjlOkfl,,HRpolyQi5pm*5pm,M=1Q:M-8M,IO^m/lpmMj10pm/lpmMj10um/lpm运算放大器设计运放的性能对带隙的性能有着直接的影响。其屮,最重要的影响因素是运放的失调。运放的失调包拈系统失调和随机失调。所谓系统失调是指由电路结构本身的不对称引起的失调;而随机失调是指在工艺制作过程中引入的不对称和芯片封装应力引入的失调。与囊的系统失调在电路仿真阶段就能够体现出来,而随机失调是无法通过仿真计算的。不管怎样,系统误差和随机误差,设计过程中应尽可能的考虑。虽然随机误差是不可避免的,但是通过合理的版图设计与电路结构的选収能有效的降低运放失调电压的値。具体方法如下:1、 采用消失调技术。巾于消失调技术一般都是分时使用,需要有时钟信号,因此这种方法的应用受到一定的限制。2、 采用大尺寸器件并仔细选择版图的布局使得失调最小。在版图布局屮尽量采用交叉对称、质心布局等方法。3、 增大VTlnN项,从而减小乂⑽的权重和影响。接下分析运放的增益对带隙输出的影响,其重要可以分为两个方面:一、 开环增益有限对基准输岀的绝对