下载此文档

组合电路时序分析与自动化设计--数字电子技术基础课件.ppt


文档分类:高等教育 | 页数:约51页 举报非法文档有奖
1/51
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该文档所得收入归上传者、原创者。
  • 3.下载的文档,不会出现我们的网址水印。
1/51 下载此文档
文档列表 文档介绍
第5章
组合电路时序分析与自动化设计
传统数字电路设计技术存在的问题



4. 效率低成本高。


。。


现代数字系统自动设计流程
设计输入
图5-1 应用于FPGA/CPLD的EDA开发流程
设计输入
1. 图形输入
原理图输入
状态图输入
波形图输入
2. HDL文本输入
将使用了某种硬件描述语言(HDL)的电路设计文本,如VHDL或Verilog的源程序,进行编辑输入。
硬件描述语言
硬件描述语言VHDL和VerilogHDL在现在EDA设计中使用最多,也拥有几乎所有的主流EDA工具的支持。
VHDL在电子设计领域得到了广泛应用。
能将以VHDL语言描述数字系统的程序“翻译”成数字电路结构图文件的软件工具称为VHDL综合器。
综合
图5-2 计算机软/硬件描述语言编译/综合工具的不同之处
适配
图5-1 应用于FPGA/CPLD的EDA开发流程
时序仿真与功能仿真
编程下载
硬件测试
QuartusII简介
图5-3 Quartus II设计流程
原理图输入设计实例
电路原理图编辑输入
图5-4 选择编辑文件类型
(1)新建一个文件夹。
(2) 打开原理图编辑窗。
电路原理图编辑输入
图5-5 打开原理图编辑窗
(2) 打开原理图编辑窗。

组合电路时序分析与自动化设计--数字电子技术基础课件 来自淘豆网m.daumloan.com转载请标明出处.

非法内容举报中心
文档信息
  • 页数51
  • 收藏数0 收藏
  • 顶次数0
  • 上传人qujim2013
  • 文件大小0 KB
  • 时间2013-11-24