8259a芯片详解.doc

8259A:可编程中断控制器芯片(PIC),它是可以用程序控制的中断控制芯片。单个的8259A能管理8级向量优先级中断。在不增加其他电路的情况下,最多可以级联成64级的向量优级中断系统。8259A内部结构由8个部分组成:数据总线缓冲器(DATABUSBUFFER):将8259A连接到系统数据总线上,控制字和状态信息通过此传送。读/写控制逻辑(READ/WRITELOGIC):主要是接收CPU的各种命令字,此外也可将8259A的状态信息传到数据总线上。级联缓冲器/比较器(PARATOR):本功能模块储存和比较系统中的所有8259A的ID号。主片将请求中断的从片的ID号发送到CAS0-2上,被选的从片就会在下一个或第二个INTA脉冲到来时将其中断程序地址发送到系统数据线上。中断请求寄存器IRR:保存8条外界中断请求信号IR0-IR7的请求状态。Di位为1表示IRi引脚有中断请求,为0则无。中断屏蔽寄存器IMR:保存对中断请求信号IR的屏蔽状态。Di位为1表示IRi中断被屏蔽,为0表示允许该中断。正在服务寄存器ISR:保存正在被8259A服务着的中断状态。Di位为1表示IRi中断正在被服务中。优先权分析器PR:本逻辑模块决定IRR中中断请求的优先级,当INTA脉冲到来时将相应的位存入ISR中控制逻辑(CONTROLLOGIC)8259A共有28个引脚:符号引脚号输入/28I电源+5VGND14I接地1I片选:低电平有效,来自地址译码器的输出,当其有效时,CPU才能对8259A进行读写操作2I写信号:低电平有效,来自CPU的输出;当该有效且CS有效时,使8259A接受CPU送来的命令字。3I读信号:低电平有效,来自CPU的输出;当CS有效且RD有效时,使8259A将状态信息放到数据总路线上,供CPU检测D7-D04-11I/O数据线CAS0-CAS212,13,15I/O单片工作时不用,级联时与从片相连/16I/O当工作在在缓冲器方式下控制缓冲器收发(EN),是输出信号,EN=1,数据方向由CPU→8259A;EN=0,方向相反;工作在非缓冲器方式时用来指定是主片(sp=1)还是从片(sp=0),是输入信号INT17O向CPU发出的中断请求信号IR0-IR718-25I中断请求信号输入,来自外部接口电路26I中断响应信号,由此接收CPU发来的中断响应脉冲A027I和CS,WR,RD结合使用,用于内部寄存器选择,通常连接到CPU的A0地址线上在MCS-80/85系统上中断响应过程如下:当IR7~IR0中有一个或几个中断源变成高电平时,使相应的IRR位置位。8259A对IRR和IMR提供的情况进行分析处理,INT置高。CPU在每个指令的最后一个时钟周期检查INT输入端的状态。若有中断请求则读入并回复一个INTA脉冲。在CPU第一个INTA周期中,8259A接收信号时,将ISR中当前请求中断中优先级最高的相应位置位,而对应的IRR位则复位为“0”。8259A同时会把调用指令代码(11001101)通过D7-0引脚放到数据总线上。调用指令代码将使得CPU再发送另外两个INTA脉冲信号。这两个INTA脉冲使得8259A将预编子程序地址发送到数据总线上,收到第二个INTA信号时,发地址的低八位,第三个INTA信号时送出高8位。中断处理循环完成。在AEOI(自动结束)模式