EDA复习总结.doc

-down方法:从系统硬件的高层次抽象描述向低层次物理描述的一系列转化过程。从顶向下设计由功能级,行为级描述开始;寄存器传输(RTL)级描述为第一个中间结果,再将RTL级描述由逻辑综合网表或电路图;利用EDA工具将网表自动转换换成目标文件下载到现场可编程门阵列|复杂可编程逻辑器件或通过自动布局布线设计成专用集成电路,从而得到电路与系统的物理实现。,依据设计人员设定的时序,面积等约束条件,将与工艺无关的RTL级的电路逻辑描述程序,转化为与工艺相关的电路,是将程序设计转化为硬件实现的重要环节。,风险小,开发周期短,调试灵活,易学易用,而ASIC设计的设计资金投入大,流片费用都很昂贵,研发投片制作其有一定的失败风险,且其开发周期较长,调试改动设计都比较困难,不过,产品进入大批量生产后,ASIC成品的成本往往低于可编程器件成本。-down过程分为:行为级描述,寄存器传输(RTL)级描述,逻辑综合,物理实现。:行为级描述,RTL级描述方式,结构级描述方式。:行为级仿真,RTL仿真,门级仿真,后仿真。-down设计方法特点:1)在系统设计早期就能发现设计中存在的问题,并尽可能在早期设计阶段就能解决问题。2)-down优势1)在系统设计早期发现设计中存在的问题,提高设计的一次成功率。2)大大缩短了系统设计的周期,减少系统开发所耗用的时间。3)易于系统划分和项目管理,使几十万乃至几百万的大规模复杂数字电路的设计成为可能。4)设计效率提高,可减少设计人员。5)通过设计共享,避免重复设计。:指电子技术高层设计阶段中所采用的硬件描述语言。特点:1、HDL以行为级描述见长,它能从比较抽象的角度描述电子实体的行为,能够进行早期仿真。2、HDL能够进行结构化描述,它能从具体的角度描述电子实体结构,便于存档,便于共享。3、HDL具备了从比较抽象到比较具体的多个层面上进行混合描述能力,降低了硬件电路设计难度。4、既能被仿真又能被综合。:1)通用型好,适用面广2)重用性好3)可靠性好4)以行为级描述见长。,硬核,固核软核:第二阶段,寄存器级设计结果,且经过RTL级仿真验证。通常以HDL语言形式提交。固核:第四阶段,经过FPGA实物验证的设计结果。通常以门级网表的形式提交