HM628128D系列RAM中文数据手册.doc

HM628128D 系列
1 M SRAM (128-kword × 8-bit)
日立公司
ADE-203-996 (Z)v
Preliminary, Rev.
Jan. 20, 1999
说明
日立HM628128D 系列是1 M位静态RAM( 131,072-kword × 8-bit)。HM628128D 系列实现了更高的密度,更高的性能和低功耗,采用cmos工艺技术。hm628128d系列提供低功率待机功耗;因此,它适用于电池备份系统。它包了标准的32引脚塑料DIP封装,标准的32引脚塑料SOP封装和标准的32引脚塑料TSOPI封装。
产品特点
单电源5 V 电源:5 V ± 10%
存取时间:55 ns/70 ns (max)
功率消耗
-----动态:30 mW/MHz (typ)
-----静态: 10 µW (typ)
完全静态存储
-----没有时钟或时间要求
平等的访问和周期时间
常见数据输入和输出
------三态输出
直接TTL兼容所有的输入
电池备份操作
-----2块芯片选择的电池备份
订购信息
管脚排列图
管脚定义
块关系图
操作表
绝对最大额定值
电容量(Ta = +25°C, f = 1 MHz)
直流操作条件
直流特性
交流特性(Ta = –20 to +70°C, VCC = V ± 10%, 除非另有说明.)
读周期
写周期
tCHZ、tOHZ和tWHZ被定义为其中产出实现开放电路条件并没有提到要输出电压等级的时间
此参数进行抽样并且不是 100%测试。
在任何给定的温度和电压条件,tHZ 最大值小于tLZ最小值为给定设备和从设备到设备。
一个写操作期间发生重叠(tWP)低-CS1、高CS2和低的-WE。一个写入开始于-CS1走
低、-CS2走高,或-WE走低。一个写结束于-CS1去高、CS2走低,或-WE走高。 tWP是
从开头写到写的结尾被测试的。
tCW的测量从-CS1走低或CS2升高到写的结尾。
tAS的测试从地址有效到写的开始。
twR的测试从-we或-cs1走高或cs2走低到写周期的结尾。
8. 在这段时间,i/o引脚处于输出状态,所以,反相输出的信号的输入不可用。
9. 如果-CS1走低或CS2跟高同时we要去低或-we走低之后,输出仍处于高阻抗状态。
10. Dou是这个写周期写入数据的同一相位。
11. Dou是下一个地址的读出数据。
12. 如果在这个周期-cs1为低并且-cs2为高,I/o口是处于输出状态。所以,反相输出的输入信号
必须对他们不可用。
在-OE固定为低的写周期, tWP 必须满足下面的等式,以避免数据总线争用的问题。
tWP ≥ tDW min + tWHZ max
读周期
写周期(1)