软件设计师组成原理整合.doc

2008年上半年●在计算机体系结构中,CPU内部包括程序计数器PC、存储器数据寄存器MDR、指令寄存器IR和存储器地址寄存器MAR等。若CPU要执行的指令为:MOV R0,      #100(即将数值100传送到寄存器R0中),则CPU首先要完成的操作是 (1)。(1)→R0   →MDR  →MAR  →IR答案:C解析:本题考查计算机基本原理。CPU要执行的指令为:MOV R0,#100,首先是将       要执行的指令的地址保存在存储器地址寄存器MAR中。●现有四级指令流水线,分别完成取指、取数、运算、传送结果四步操作。若完成上述操作的时间依次为9ns、10ns、6ns、8ns,则流水线的操作周期应设计为 (2) ns。(2)                  :D解析:本题考查指令流水基本工作原理。流水线的基本原理是把一个重复的过程分解为     若干个子过程,前一个子过程为下一个子过程创造执行条件,每一个过程可以与     其他子过程同时进行。流水线各段执行时间最长的那段为整个流水线的瓶颈,将     其执行时间称为流水周期。●内存按字节编址,地址从90000H到CFFFFH,若用存储容量为16K×8bit的存储器芯片构成该内存,至少需要(3)片。(3)                  :D解析:内存按字节编址,地址从90000H到CFFFFH是,存储单元数为CFFFFH-90000H=3FFFFH,即218B。若存储芯片的容量为16KB×8bit,则需218/16KB=24个芯片组    成该内存。●CPU中的数据总线宽度会影响(4) 。(4)              :B解析:本题考查计算机组成的基本知识。●利用高速通信网络将多台高性能工作站或微型机互连构成机群系统,其系统结构形式属于(5)计算机。(5)(SISD)   (MISD)(SIMD)  (MIMD)答案:D解析:本题考查计算机系统结构基础知识。●内存采用段式存储管理有许多优点,但“(6)”不是其优点。(6),、:C解析:本题考查操作系统内存管理方面的概念。2008年下半年●计算机内存一般分为静态数据区,代码区,栈区和堆区,若某指令的操作数之一采用立即数寻址方式,则该操作数位于(1)。(1)A.  静态数据区              :B解析:程序运行时,需要将程序代码和代码所操作的数据加载至内存。指令代码加载至代码区,数据则根据绑定关系可能位于静态数据区,栈或堆区。●计算机在进行浮点数的相加(减)运算之前先进行对阶操作,若X的阶码大于Y的阶码,则应该(2)。(2) A.  x的阶码缩小至于y的阶码相同,且使x的尾数部分进行算术左移B.  x的阶码缩小至于y的阶码相同,且使x的尾数部分进行算术右移C.  y的阶码扩大至于x的阶码相同,且使y的尾数部分进行算术左移D.  y的阶码扩大至于x的阶码相同,且使y的尾数部分进行算术右移答案:D解析:浮点数的表示由阶码和尾数两部分组成,其表示形式如下所示,阶码通常为带符号的纯整数,尾数为带符号的纯小数。阶符阶码数符尾数    对阶时,将阶码小的数的尾数右移,使其阶码相同。●在CPU中,(3)可用于传送和暂存用户数据,为了ALU执行算术逻辑运算提供工作区。(3)          :B解析:程序状态寄存器用于记录运算中产生的标志信息,典型的标志位有进位标志,零标志位,符号标志位,溢出标志位和奇偶标志等。●下面关于在I/O设备与主机间交换数据的叙述,(4)是错误的。(4)A.  中断方式下,CPU需要执行程序来实现数据传送任务B.  中断方式和DMA方式下,CPU与I/O设备都可同步工作C.  中断方式和DMA方式中,快速I/O设备更适合采用中断方式传送数据D.  若同时接到DMA请求和中断请求,CPU优先响应DMA请求答案:C●下面关于检验方法的叙述,(5)是正确的。(5)  A.  采用奇偶校验可检测数据传输过程中出现一位数据错误的位置并加以纠正B.  采用海明校验可检测数据传输过程中出现一位数据错误的位置并加以纠正C.  采用海明校验,校验码的长度和位置可随机设定D.  采用CRC校验,需要将校验码分散开并插入数据的指定位置中答案:B解析