低压差分信号LVDS.doc

低压差分信号LVDS(LowVoltageDifferentialSigna1)是由ANSI/TIA/EIA-644—1995定义的用于高速数据传输的物理层接口标准。它具有超高速()、低功耗及低电磁辐射的特性,是在铜介质上实现千兆位级高速通信的优选方案;可用于服务器、可堆垒集线器、无线基站、ATM交换机及高分辨率显示等等,也可用于通用通信系统的设计。BLVDS(BusLVDS)是LVDS技术在多点通信领域的扩展,要求附加总线仲裁设计、更大的驱动电流(10mA)和更好的阻抗匹配设计。通常的LVDS电路设计使用各种专用芯片,如美国国家半导体公司的DS92LV16等。LVDS技术是一种低摆幅的通用I/O标准,其低摆幅和低电流驱动输出实现了低噪声和低功耗,解决了物理层点对点传输的瓶颈问题,满足了数据高速传输的要求。降低供电电压减少了高密度集成电路的功耗,减少了芯片内部的散热,从而提高了芯片的集成度。LVDS具有数据率高、功耗低、端接匹配容易、可靠性高、成本低等优点。,约400mV摆幅的信号,LVDS驱动器和接收器是电流驱动方式,不依赖于特定的供电电压,很容易迁移到低电压供电的系统中去,而且性能不变。图2是一个简单的单向LVDS接口连接图,每个点对点连接的差分对由一个驱动器、互连介质和一个接收器组成,驱动器和接收器主要完成,TTL信号和LVDS信号的互相转换;互连介质包括电缆、PCB上的差分线对和匹配阻抗。LVDS驱动器由一个驱动差分线对的电流源组成,。LVDS接收器具有很高的输入阻抗,驱动器输出的电流大部分都流过100欧姆的匹配电阻,并在接收器的输入端产生大约350mV的电压。当驱动器翻转时,则改变流经电阻的电流方向,产生有效的逻辑‘1’和逻辑‘0’状态。LVDS接收器可以承受±1V的电压变化,当存在系统噪声时,噪声以共模方式同时耦合到一对差分线上,并在接收器中相减,从而消除噪声。在FPGA中的实现VitexII系列FPGA的IOB(I/OBlock)单元完全符合LVDS的IEEE规范,从而简化了系统及板级间的设计。IOB内集成有电流源,不需要再外接,,为实现LVDS接口提供了最方便、灵活的解决方案。扩展工作模式提供更大的驱动能力和电压摆幅(350~750mV),更适合长距离或电缆式的LVDS接口应用。对于FPGA软件编程而言,LVDS使用方便、简单。在Xilinx的基本元件库中,已为LVDS接口集成许多不同类型的元件,