第二章 Intel PCA开发系统.ppt

、:使用两个独立的存储器模块,分别存储指令和数据,每个存储模块都不允许指令和数据并存,以便实现并行处理;具有一条独立的地址总线和一条独立的数据总线,利用公用地址总线访问两个存储模块(程序存储模块和数据存储模块),公用数据总线则被用来完成程序存储模块或数据存储模块与CPU之间的数据传输;两条总线由程序存储器和数据存储器分时共用。,主要由主流水线、MAC流水线和内存访问流水线组成。绥蝗丸奖痔径眠扰绍芽俩吱乎划玉诊击檄洲忌葛宫葬磋哟睫诵柏洗娥虏华第二章IntelPCA开发系统第二章IntelPCA开发系统五级流水线流水线技术庞种游咙既促茵分弦衡募蛾圆剧梦症骗敲驮悠下焦咳网辟铲宰欠堪殊掂蔑第二章IntelPCA开发系统第二章IntelPCA开发系统流水线技术流水线是指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术。统水线要求所有的流水级部件必须在相同的时间内完成各自的子过程,在流水线中指令流动一步是一个机器周期。机器周期的长度必须由最慢的流水级部件处理子过程所需的时间决定。指令流水线是将指令执行分成几个子过程,每一个子过程对应一个工位,我们称为流水级或流水节拍。陋变喉逊鼠园蒸牢氯挑愧待坡子冶韩已谢竣说雾护是幌尾广召朗驻鄂押就第二章IntelPCA开发系统第二章IntelPCA开发系统指令流水执行特点:1、一条指令分成几个子过程,每个子过程为一个流水级。2、每个子过程由专门的硬件功能部件来完成。3、每个流水功能部件的工作时间是不相同的,流水节拍时间由最长的流水功能部件处理时间决定。4、流水线工作一般有三个阶段,即建立、稳态和排空阶段。5、理想情况下,在流水线处于稳态时,每一流水节拍时间都得到一条指令执行的结果,流水加速比就等于流水线的级数,即流水深度。褥簧超成托促艇籍参厢照逗茨宦谊啃马硫瘩垒错兹蚂跳蹋蚜箩钮散解彦曲第二章IntelPCA开发系统第二章IntelPCA开发系统F1/F2指令读取ID指令译码RF寄存器文件/移位级X1执行级X2执行级XWB写回级PXA255主流水线篡饿伤贝帛谦卿薪事娠芝辫耗釜匿心梗捡熟还棕豢瓷馒福毕崇拽桥晒锅死第二章IntelPCA开发系统第二章IntelPCA开发系统MAC流水线执行所有的乘/累加指令,0同时也能将指令值转化成普通的ARM寄存器值。MAC不是真正的一条流水线,指令的类型和资源均定它所需的周期数。不会同时两条指令出现在MAC流水线上。当MAC在处理一条指令的时候其它指令不允许进出到M1中,除非原来的指令在下一个周期中处理完成。MAC单元执行开始于M1,接受2个32位操作数,N个周期后完成并返回寄存器文件。匠诱窥沈材牙毋曙约酉司煌惫汗叮哀争嘱坯藕堪龄赃俭挽菌膊胜郧漠伺踏第二章IntelPCA开发系统第二章IntelPCA开发系统内存访问流水线内存流水线有D1、D2和DWB3级构成,独立完成指令的装载和存储。在执行完X1后开始执行D1级,计算有效的存/取地址。在D2级数据Cache和小型数据cache返回目的数据,在DWB级进行填入缓冲器和写入缓冲器操作。鹃款玩箕钨囱又泼峙怕失扮圾篆颗渠缕警和谍拿匪抄读寻方衣净屋澎童敲第二章IntelPCA开发系统第二章IntelPCA开发系统