触发器功耗延时分析.doc

触发器功耗延时分析研究目标:分别研究静态和动态D触发器的功耗和延时问题,并选择两款D触发器进行仿真,在不同频率下观察功耗和延时特性。,1,预备知识:一、功耗个部分:静态功耗Pstatic、短路功耗Pshort和动态功CMOS电路的功耗分为三耗Pdyn。Ptotal=Pstatic+Pshort+PdynPstatic来源:1、关闭晶体管的亚域导通2、栅氧的隧穿电流3、反偏二极管的漏流Pshort来源于PMOS和NMOS同时部分导通。Pdyn来源开关过程中对负载电容的充放电。用Pspice对功耗进行仿真的方法:Pav=1/T*?idd(t)*Vdd*dt二、延时对触发器的延时分析主要是探讨以下三个参数:1、DC-Q:时钟端C到输出端Q的传输延时,即tQ-tC。2、U:设置时间。为保证Q能正常输出,数据输入D端前与C端的最小时间。3、H:保持时间。为保证Q能正常输出,C端触发后,D端还需要保持的最小时间。三、功耗延时积PDP=Ptotal×DD-Q其中,DD-Q是D-Q的最小延时。,2,动态C2MOS触发器仿真分析一、动态C2MOS触发器电路结构及仿真图注:V4,V5分别为数据端和时钟端的激励脉冲源,U1-U4为自建反相器。U6为自建动态C2MOS触发器。C1,C2分别等效为前一级的扇出和当前级的扇出。所有器件工作在5V电压下。二、DC扫描输入条件:Vin由0到5V线性递增,。各节点响应:D端:。内部X节点:电压两次下降,最终将到1V左右。由X节点出储能电容放电引起。Q端:由于CLK=‘1’、CLK_N=‘0’,C2MOS后端为反相器使能状态,输出与X节点反向。三、功耗分析测试条件::100MHzCLK端输入频率:200MHz响应:,U6:VDD,=、延时分析200MHz下延时分析::100MHzCLK端输入频率:-Q=tQ-tC=-=,tQ-tD=-=,非最小DD-Q。D端tr=-==-=::125MHzCLK端输入频率:-Q=tQ-tC=-=-tD=-=,VQH=,VQL=:::,3,静态改进型C2MOS触发器仿真分析一、ModifiedC2MOSLatch电路结构及仿真图二、、Q端、Q_N端vsVin三、,电流和功耗图Imax=,Pav=、-Q=tQ-tC=-=-tD=-=,VQH=5V,VQL=:1GHz下延时分析(英文版)Tworegulationspromulgatedforimplementationisinthepartyinpowerforalongtimeandtheruleoflawconditions,prehensivestrictlystrategicplan,omanagetheparty,strengtheninner-,the<code>adheretoapositiveadvocate,focusingonmoralityisofPartymembersandPartyleadingcadrescansee,enoughtogetahighstandard;<rule>aroundthepartydiscipline,disciplinaryrulerrequirements,listedas"negativelist,focusingonverticalgauge,anizationsandPartymembersdonottouchthe"bottomline".Here,the