RS触发器与集成触发器.doc

数电实验五——RS触发器与集成触发器学院:信息学院年级:09专业:电子信息工程姓名:学号:日期:、实验目的1、掌握触发器的逻辑功能及其测试方法2、学习触发器的简单的典型应用3、运用Multisim软件实现触发器的仿真,掌握Multisim软件的基本用法二、实验器材1、multisim软件三、实验原理触发器具有两个稳定状态,用以表示逻辑状态“1”和“0”,在一定的外加信号的作用下,可以从一个稳定状态转变为另一个稳定状态,它是一个具有记忆功能的二进制信息存贮器件,是组成时序逻辑电路的基本逻辑单元。按逻辑功能的不同特点,触发器可分RS、JK、D、T触发器;按电路结构不同,又可分为基本RS触发器、同步RS触发器、主从触发器、维持阻塞型触发器和边沿型触发器等。1、基本RS触发器(a)所示电路为由两个“与非”门交叉耦合而成的基本RS触发器,它是无时钟控制低电平直接触发的触发器,有直接置位、复位的功能,是组成各种功能触发器的最基本单元。(b)为由两个“或非”门组成的基本RS触发器。(a)(b)2、集成D触发器D触发器又称为D锁存器,它只有一个输入端D,另外还有一个时钟脉冲输入端CP,用来控制是否接受输入信号。当CP=1,锁存器能接收信号时,输出Q=D;当CP=0,锁存器不能接受信号,输出Q将保持原来的状态。D触发器的状态方程:1nQ=D。74LS02NSRSRU1A74LS74D1D21Q5~1Q6~1CLR11CLK3~1PR4SRCPQQD3、JK触发器JK触发器是下降边沿触发的边沿触发器,其中为R异步置“0”端,S为异步置“1”端,J、K为控制输入端,CP为时钟脉冲端,Q和Q为输出端。当R=1,S=0时,无论J、K及CP为何值,输出Q均为“1”;当R=0,S=1时,不论J、K及CP之值如何,Q的状态均为“0”,所以R、S用来将触发器预置到特定的起始状态(“0”或“1”)。预置完成后,R、S应保持在高电平“1”,使JK触发器处于工作方式。JK触发器的状态方程:QKQJQn+=+1,当R=S=1时,触发器的工作状态如下:①当J=K=0时,触发器保持原状态。②当J=0、K=1时,在CP脉冲的下降沿到来时Q=0,即触发器置“0”。③当J=1、K=0时,在CP脉冲的下降沿到来时Q=1,触发器置“1”。④当J=K=1时,在CP脉冲的作用下,触发器状态翻转。四、实验内容和步骤:使用Multisim进行仿真实验1、基本RS触发器按照下图所示搭建电路,图1(a)为用与非门(74LS00)构成基本的RS触发器,图1(b)为用或非门(74LS02)构成基本的RS触发器。在输入端依次加上R、S变量的枚举组合,验证并记录输出端Q、Q相应的状态变化,整理结果,形成真值表(功能表),分析这两种形式的基本RS触发器的逻辑功能。异步置1、置0不需要CP支持,可直接控制触发器的状态,若异步置位信号与时钟CP控制的置位信号矛盾,电路异步置位信号优先输出,同时使时钟控制的置位信号失效;所以在使用时钟控制的置位信号控制触发器时,须保证异步置位信号处于无效状态,即在测试完触发器的复位和置位功能后,必须使R=S=H。U1A74LS76D1J41Q15~1Q141K16~1CLR31CLK1~1PR2SRJKCPQQX1X4X1X4图1(a)与非门构成的基本RS触发器图1(b)或非门构成的基本RS触发器异步置1、置0不需要CP支持,可直接控制触发器的状态,若异步置位信号与时钟CP控制的置位信号矛盾,电路异步置位信号优先输出,同时使时钟控制的置位信号失效;所以在使用时钟控制的置位信号控制触发器时,须保证异步置位信号处于无效状态,即在测试完触发器的复位和置位功能后,必须使R=S=H。2、集成D触发器建立如图2所示的实验电路,(1)测试触发器的复位和置位功能,完成后,必须使R=S=H;(2)测试集成D触发器其它逻辑功能。先将触发器复位,在输入端依次为D=H,D=L的情况下,按下单脉冲CP,观察并记录输出的状态变化。然后将触发器置位,重复刚才的实验,验证并记录测试数据,整理形成集成D触发器功能表。CPD3、JK触发器按图3所示的电路建立JK触发器实验电路,(1)测试触发器的复位和置位功能,完成后,必须使R=S=H;(2)测试集成JK触发器其它逻辑功能。参照集成D触发器的测试实验完成,验证并记录测试数据,整理形成集成JK触发器功能表。KCPJ图3集成JK触发器逻辑功能测试4、触发器的简单应用(1)建立如图4(a)所示电路,D触发器从0态开始,每送入一个脉冲就记录下脉冲序号及Q端的状态变化,至少送入5个脉冲后停止,整理结果,画出CP及Q对应的波形图。CP图4(a)二分频电路(2)建立如图4(b)所示电路,参照二分频电路的实验方法和步骤完成此实验。CPQ图4(b)四分频电路