曼彻斯特码.doc

:根据基本曼彻斯特编码原理和差分曼彻斯特编码原理将10111001换成曼彻斯特编码如下表:原码基本曼彻斯特编码差分曼彻斯特编码1011100101100110曼彻斯特码的编码原理是:由每位的中间为采样时间,如果电平由高电平跳变为低电平,则为“1”;反之则为“0”;差分曼彻斯特码的编码原理是:由每位的开始是否存在电压跳变,如果有,则为“0”,反之为“1”。今天看了一下从fpga上下的曼彻斯特编解码的程序,感觉不是很清楚,仿真了一下,更迷茫了,大家看看为啥这程序要这么编呢?程序比较长,不过写的应该还是不错的,看了后应该有收获。总的思路是这样:1通过一个高频的时钟检测wrn信号,如果检测到上升沿,则表明开始编码,将输入的8位数据转为串行,并编码,然后输出。2定时信号是从高频时钟16分频后得到的,在wrn上升沿后16分频使能,在编码结束后禁止分频输出。3no_bits_sent记录串行输出的位数,应该是从0010到1001输出串行信号,到1010时编码结束,输出tbre表明编码完成。问题是no_bits_sent在到了1010后还是会继续增加,直到1111,然后clk1x_enable就为0,无法分频,clk1x就为一直流信号。这样当clk1x_enable再次为1的时候,no_bits_sent也不会增加,在1111上不变,clk1x_enable又会回到0了。//********************************************************************************FileName:*Version:*Date:January22,*Model:ManchesterEncoderChip**Company:Xilinx***Disclaimer:THESEDESIGNSAREPROVIDED"ASIS"WITHNOWARRANTY*WHATSOEVERANDXILINXSPECIFICALLYDISCLAIMSANY*IMPLIEDWARRANTIESOFMERCHANTABILITY,FITNESSFOR*APARTICULARPURPOSE,ORAGAINSTINFRINGEMENT.**Copyright(c)Xilinx,Inc.*Allrightsreserved*******************************************************************************/moduleme(rst,clk16x,wrn,din,tbre,mdo);inputrst;inputclk16x;inputwrn;input[7:0]din;outputtbre;outputmdo;wireclk1x;regclk1x_enable;wireclk1x_disable;reg[3:0]clkdiv;reg[3:0]no_bits_sent;wiremdo;regtbre;reg[7:0]tsr;reg[7:0]tbr;regparity;regwrn1;regwrn2;//form2FFregisterforwritepulsedetectionalways@(posedgerstorposedgecl