说到ICDesign就离不开EDATOOLS。IC设计中EDA工具的日臻完善已经使工程师完全摆脱了原先手工操作的蒙昧期。IC设计向来就是EDA工具和人脑的结合。随着IC不断向高集成度、高速度、低功耗、高性能发展,没有高可靠性的计算机辅助设计手段,完成设计是不可能的。IC设计的EDA工具真正起步于80年代,1983年诞生了第一台工作站平台apollo;20年的发展,从硬件描述语言(或是图形输入工具)到逻辑仿真工具(LOGICSIMULICATION),从逻辑综合(logicsynthesis)到自动布局布线(autoplane&route)系统;从物理规则检测(DRC&ERC)和参数提取(LVS)到芯片的最终测试;现代EDA工具几乎涵盖了IC设计的方方面面,可以说,没有EDA工具,就没有现代IC设计。提到IC设计的EDA工具就不能不说CADENCE公司。PASS的倒闭,它成为这个行业名副其实的“老大”。CADENCE提供了ICdesign中所涉及的几乎所有工具;同样使用它的工具所花费的金额和它的名气一样的巨大。除CADENCE公司以外,比较有名的公司包括MENTOR,AVANTI,SYNOPSYS和INVOEDA。MENTOR和CADENCE一样,是一个在设计的各个层次都有开发工具的公司,而AVANTI因其模拟仿真工具HSPICE出名,SYNOPSYS则因为逻辑综合方面的成就而为市场认可。下面根据设计的不同阶段和层次来谈谈这些工具。(1)输入工具(Designinput):对自顶而下的(TOP-DOWN)设计方法,往往首先使用VHDL或是VERILOGHDL来完成器件的功能描述,代表性的语言输入工具有SUMMIT公司的VisualHDL和MENTOR公司的Renior等。虽然很多的厂家(多为FPGA厂商)都提供自己专用的硬件描述语言输入,如ALTRA公司的AHDL,但所有的公司都提供了对作为IEEE标准的VHDL,VERILOGHDL的支持。对自下而上的(DOWN-TOP)设计,一般从晶体管或基本门的图形输入开始,poser,VIEWLOGIC公司的viewdraw等,均可根据不同的厂家库而生成和输入晶体管或门电路相对应的模拟网表。(2)电路仿真软件(Circuitsimulation):(分为数字和模拟两大类)。电路仿真工具的关键在于对晶体管物理模型的建立,最切和实际工艺中晶体管物理特性的模型必然得到和实际电路更符合的工作波形。随IC集成度的日益提高,线宽的日趋缩小,晶体管的模型也日趋复杂。任何的电路仿真都是基于一定的厂家库,在这些库文件中制造厂为设计者提供了相应的工艺参数,,可以用于数字仿真的工具有很多,先期逻辑仿真的目的只是为了验证功能描述是否正确。对于使用verilogHDL生成的网表,CADENCE公司的verilog-XL是基于UNIX工作站最负盛名的仿真工具,而近年随PC工作站的出现,VIEWLOGIC的VCS和MENTOR公司的modelsim因其易用性而迅速崛起并成为基于廉价PC工作站的数字仿真工具的后起之秀。对于VHDL网表仿真,CADENCE公司提供LEAFROG,SYNOPSYS公司有VSS,而MENTOR公司基于PC的MODELSIM则愈来愈受到新手们的欢迎。PS
EDA Tools 来自淘豆网m.daumloan.com转载请标明出处.
