36王冠楠.doc

数字电子钟设计摘要: EDA ( Electronic Design Automation )电子设计自动化,就是以大规模可编程器件为设计载体, 以硬件描述语言为系统逻辑描述的主要表达方式, 通过相关的软件, 自动完成用软件方式设计的电子系统到硬件系统, 最终形成集成电子系统或专用集成芯片。本次实验利用 QuartusII 为设计软件、 VHDL 为硬件描述语言,结合所学的数字电路的知识设计一个 24 时多功能数字钟,具有正常时、分、秒计时,清零、快速校时校分、整点报时等功能。利用硬件描述语言 VHDL 对设计系统的各个子模块进行逻辑描述,采用模块化的设计思想完成顶层模块的设计,通过软件编译、逻辑化简、逻辑分割、逻辑综合优化、逻辑布线、逻辑仿真,最终将设计的软件系统下载设计实验系统,对设计的系统进行硬件测试[1]。关键字: 数字钟; EDA ; VHDL 语言一、任务和设计要求 (1)时间以 24小时为一个周期; (2)显示时、分、秒,用“:”或“—”隔开; (3)有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间; (4)计时过程具有报时功能,当时间到达整点前 5秒进行蜂鸣报时。 (1)画出电路原理图(或仿真电路图); (2)元器件及参数选择; (3)电路仿真与调试。二、设计原理根据系统设计要求,系统设计采用自顶向下设计方法,由时钟分频部分、计时部分、按键部分调时部分和显示部分五个部分组成。这些模块都放在一个顶层文件中。(1)时钟计数: 首先下载程序进行复位清零操作,电子钟从 00:00:00计时开始。 sethou r 可以调整时钟的小时部分,setmin 可以调整分钟,步进为 1。由于电子钟的最小计时单位是 1s, 因此提供给系统的内部的时钟频率应该大于 1Hz, 这里取 100Hz 。CLK 端连接外部 10Hz 的时钟输入信号 clk 。对clk 进行计数,当clk=10 时, 秒加 1, 当秒加到 60时, 分加 1 ;当分加到 60时, 时加 1 ;当时加到 24时,全部清 0,从新计时。用6位数码管分别显示“时”、“分”、“秒”,通过 OUTPUT( 6DOWNTO 0)上的信号来点亮指定的 LED 七段显示数码管。(2)时间设置: 手动调节分钟、小时,可以对所设计的时钟任意调时间,这样使数字钟真正具有使用功能。我们可以通过实验板上的键 7和键 4进行任意的调整,因为我们用的时钟信号均是 1HZ 的,所以每 LED 灯变化一次就来一个脉冲,即计数一次。(3)清零功能: reset 为复位键,低电平时实现清零功能,高电平时正常计数。可以根据我们自己任意时间的复位[2]。总体结构如图 1所示图1 结构框图三、系统设计(1)时、分、秒计时器时计时器为一个 24进制计数器,分、秒计时器均为 60进制计数器。当秒计时器接受到一个秒脉冲时,秒计数器开始从 1 计数到 60 ,此时秒显示器将显示 00、01、02、... 、59、00;每当秒计数器数到 00时, 就会产生一个脉冲输出送至分计时器,此时分计数器数值在原有基础上加 1 ,其显示器将显示 00、01、 02、... 、59、00;每当分计数器数到 00时,就会产生一个脉冲输出送至时计时器,此时时计数器数值在原有基础上加 1 ,其显示器将显示 00、01、