EDA技术_3_1.ppt.ppt

1第三章硬件描述语言 VHDL 2 什么是 VHDL ? VHDL : V HSIC (Very High Speed Integrated Circuit) H ardware D escription L anguage 概述 3 VHDL 的历史 80 年代初由美国国防部在实施超高速集成电路( VHSIC )项目时开发的。 1987 年: IEEE1076-1987 标准 1993 年: IEEE1076-1993 标准 2001 年: IEEE1076-2001 标准 VHDL 获得广泛支持 4 VHDL 的作用 1) VHDL 打破软、硬件的界限传统的数字系统设计分为: 硬件设计(硬件设计人员) 软件设计(软件设计人员) 是电子系统设计者和 EDA 工具之间的桥梁 5 EDA 工具及 HDL 的流行,促使电子系统向集成化、大规模和高速度等方向发展。美国硅谷约有 80% 的 ASIC 和 FPGA/CPLD 采用 HDL 进行设计。 2) VHDL 与C、 C++ 的比较: C、 C++ 代替汇编等语言 VHDL 代替原理图、逻辑状态图等 6 3) VHDL 与电原理图描述的比较: VHDL 具有较强的抽象描述能力,可进行系统行为级别的描述。描述更简洁,效率更高。 VHDL 描述与实现工艺无关。电原理图描述必须给出完整的、具体的电路结构图,不能进行描象描述。描述繁杂,效率低。电原理图描述与实现工艺有关。 7 VHDL 语言特点① VHDL 具有强大的语言结构,系统硬件抽象描述能力强、设计效率高。一个可置数的 16位计数器: 8 用 VHDL 描述的可置数 16位计数器: 9 ② VHDL 语言可读性强,易于修改和发现错误。③ VHDL 具有丰富的仿真语句和库函数,可进行早期行为仿真,利于大系统的设计与验证。④ VHDL 设计与硬件电路关系不大。⑤ VHDL 设计不依赖于器件,与工艺无关。⑥移植性好。⑦ VHDL 体系符合 TOP-DOWN 和 CE (并行工程)设计思想。⑧ VHDL 设计效率高,产品上市时间快,成本低。⑨易于 ASIC 实现。 10 VHDL 与其它硬件描述语言的比较 VHDL : 系统级抽象描述能力强,适合行为级和 RTL 级的描述。涉及电路细节少,工作量少,效率高。 IEEE 标准,支持广泛。对综合器要求高,不易控制底层电路的生成。行为级 RTL 级门电路级 RTL: Register Translate Level