EDA总复习.doc

第一章
1、名词解释
VHDL: 超高速集成电路硬件描述语言
ASIC： 专用集成电路
FPGA：现场可编程门阵列
CPLD：复杂可编程逻辑器件
EDA技术最终实现目标的ASIC的三种途径：
超大规模可编程逻辑器件
半定制或全定制ASIC
混合ASIC
VHDL综合的含义和特点
含义：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。
特点：
（1）从自然语言转换到VHDL语言等算法表示，即自然语言综合
（2）从算法表示转换到寄存器传输级，即从行为域到结构域的综合，即行为综合
（3）RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合；
（4）从逻辑门表示转换到版图表示，或转换到FPGA的配置网表文件，可称为结构综合。
第二章
1、FPGA／CPLD设计流程的几个步骤：
设计输入—综合—适配—时序仿真与功能仿真—编程下载—硬件测试
2、原理图输入与 VHDL文本输入设计的区别：
答：原理图输入是绘制特定功能的电路原理图
“ 告诉我你要设计什么样的系统硬件，我就画给你”
VHDL 是用语言多层次描述系统硬件
“ 告诉我你的电路行为，那么VHDL 编译器会完成这个电路行为的硬件系统”
但是设计师并不能控制电路怎么实现。
VHDL 文本输入的优点：
易修改
不依赖于任何特定硬件环境，可移植性好
更灵活
3、IP核的含义及分类
答：含义:就是知识产权核或知识产权模块的意思
分类：
软 IP：用硬件描述语言描述的功能块
固 IP：完成了综合的功能块
硬 IP：提供设计的最终阶段产品：掩模
第三章
1、名词解释：
LUT: Look Up Table (可编程查找表)
SARM：静态随机存储器
- Field Programmable Gate Array
CPLD - Complex Programmable Logic Device
－－可编程逻辑器件(PLD)
SRAM查找表逻辑方法－－可编程门阵列(PGA)
(可编程阵列逻辑)
与阵列可编程
或阵列不可编程
GAL(通用阵列逻辑器件)（General Array Logic Device）
第四章
实例：多路选择器设计，触发器设计，异步时序电路设计，全加器设计，计数器设计，移位寄存器设计
1、多路选择器设计
4选1的多路选择器原理：
名称：mux41
端口设置：
输入端：a，b，c，d
选择控制输入端：s0，s1
输出端：y
实现功能：
当s0s1＝00时选择输出y＝a；否则当s0s1 ＝01时选择输出y＝b；否则当s0s1 ＝10时选择输出y＝c；否则选择输出y＝d。
ENTITY mux41 IS
PORT ( a,b,c,d,s0,s1: IN BIT;
y : OUT BIT );
END ENTITY mux41;
ARCHITECTURE one OF mux41 IS
BEGIN
y<=a WHEN s0='0'and s1='0' ELSE
b WHEN s0='0' and s1='1' ELSE
c WHEN s0='1' and s1=‘0' ELSE
d;
END ARCHITECTURE one ;
2、D触发器设计
LIBRARY IEEE ;
USE ;
ENTITY DFF1 IS
PORT (CLK : IN STD_LOGIC ;
D : IN STD_LOGIC ;
Q : OUT STD_LOGIC );
END ;
ARCHITECTURE bhv OF DFF1 IS
SIGNAL Q1:STD_LOGIC; --类似于在芯片内部定义一个数据的暂存节点
BEGIN
PROCESS (CLK)
BEGIN
IF CLK'EVENT AND CLK = '1'
THEN Q1 <= D ;
END IF;
Q <= Q1 ; --将内部的暂存数据向端口输出
END PROCESS ;
END bhv;
时序电路设计
…
ARCHITECTURE bhv OF MULTI_DFF I