集成电路原理A卷.doc

南 京 信 息 职 业 技 术 学 院 试 卷
2009/ 2010学年第_一_学期期{末}考试卷A
课程名称： 集成电路原理 考试时间：100分钟
命题人 董西英 2009 年 12月 26 日
审批人 年 月 日
使用班级： 30831P P 考试成绩： 。
题号
一
二
三
四
五
六
总分
阅卷人
得分
填空（每空一分，共20分）
集成度提高的三个主要技术因素是（ ），（ ）及芯片集成效率结构和工艺设计改进提高。
双极型半导体IC以（ ）作为有源器件，MOS型IC以MOS场效应晶件管作为有源器件。把双极和CMOS相容工艺称为（ ）工艺。
互补MOS逻辑集成电路由下拉网络和上拉网络组成，其中上拉网络为（ ）器件，下拉网络为（ ）器件。
衡量一个TTL电路静态特性好坏的参数主要有噪声容限、负载能力、（ ）。
增强型PMOSFET满足( ), 则该管饱和；增强型NMOSFET管满足( ), 则该管工作在可变电阻区，沟道两头都是（ ）的，其沟道电阻与其宽长比成（ ）比。
N沟器件的好处是电子表面迁移率比空穴表面迁移率（ ），所以NMOS电路的工作速度比PMOS电路（ ）
带缓冲级的CMOS门电路，输出驱动能力仅由该输出端的（ ）决定，与各输入端所处的（ ）。
差模放大器放大有用的（ ）信号，对各种共模信号具有良好的共模抑制作用。
β、VBE、ICEO随温度的变化会造成零点漂移及噪声，这些变化均是（ ）信号。差模放大器输入失调电压的温漂与输入失调电压本身成（ ）比
模拟IC对元件参数的精度和（ ）要求较高，因此在版图和工艺设计中需重视对元件的（ ）设计
二 问答题 （50分）
1、图1为双极逻辑集成电路中NPN晶体管结构图，
（1）画出其中的寄生晶体管位置、寄生晶体管和NPN晶体管的电连接电路图。（4分），
（2）当NPN管工作于饱和区时寄生晶体管工作在什么区？简述理由。对集成电路有影响吗？ （6分）
（3）工艺上如何减小有源寄生效应（4分）。 （ 共14分）
图1
2、（1）画出标准TTL与非门逻辑电路图（3分）。
（2）简述当输入为高电平时的工作原理（要说明各个管子的工作状态并标出每个基