数字与模拟电路设计技巧.pdf

数字与模拟电路设计技巧
前言
IC 与 LSI 的功能大幅提升使得高压电路与电力电路除外,几乎所有的电路都是
由半导体组件所构成,虽然半导体组件高速、高频化时会有 EMI 的困扰,不过为
了充分发挥半导体组件应有的性能,电路板设计与封装技术仍具有决定性的影
响。
模拟与数字技术的融合
由于 IC 与 LSI 半导体本身的高速化,同时为了使机器达到正常动作的目的,因
此技术上的跨越竞争越来越激烈。虽然构成系统的电路未必有clock 设计,但是
毫无疑问的是系统的可靠度是建立在电子组件的选用、封装技术、电路设计与成
本,以及如何防止噪讯的产生与噪讯外漏等综合考虑。机器小型化、高速化、多
功能化使得低频/高频、大功率信号/小功率信号、高输出阻抗/低输出阻抗、大
电流/小电流、模拟/数字电路,经常出现在同一个高封装密度电路板,设计者身
处如此的环境必需面对前所未有的设计思维挑战,例如高稳定性电路与吵杂
(noisy)性电路为邻时,如果未将噪讯入侵高稳定性电路的对策视为设计重点,
事后反复的设计变更往往成为无解的梦魇。模拟电路与高速数字电路混合设计也
是如此,假设微小模拟信号增幅后再将 full scale 5V 的模拟信号,利用 10bit
A/D 转换器转换成数字信号,由于分割幅宽祇有 ,因此要正确读取该电压
level 并非易事,结果造成 10bit 以上的 A/D 转换器面临无法顺利运作的窘境。
另一典型实例是使用示波器量测某数字电路基板两点相隔 10cm 的 ground 电位,
理论上 ground 电位应该是零,然而实际上却可观测到 数倍甚至数十倍的
脉冲噪讯(pulse noise),如果该电位差是由模拟与数字混合电路的 grand 所造
成的话,要测得 mV 的信号根本是不可能的事情,也就是说为了使模拟与数
字混合电路顺利动作,必需在封装与电路设计有相对的对策,尤其是数字电路
switching 时,ground vance noise 不会入侵 analogue ground 的防护对策,同
时还需充分检讨各电路产生的电流回路(route)与电流大小,依此结果排除各种
可能的干扰因素。以上介绍的实例都是设计模拟与数字混合电路时经常遇到的瓶
颈,如果是设计 12bit 以上 A/D 转换器时,它的困难度会更加复杂。
虽然计算机计算速度很快,不过包含身边物理事象在内的输入数据都是模拟数
据,因此必需透过计算机的 A/D 转换器,将模拟信号转换成为数字信息,不过模
拟的输出信号 level 比数位信号低几个位数,一旦遇到外部噪讯干扰时,模拟信
号会被噪讯盖住,虽然模拟在恒时微小变化量上具有非常重要的意义,不过若被
外部噪讯掩盖时就不具任何价值,尤其是温度、湿度、压力等模拟量是模拟信耗
的基础,它对微弱的模拟电路具有决定性的影响。为配合数字机器高速化的趋势,
今后对高速模拟化技术的要求会越来越高。如图1 所示随着数字高速化,数字信
号也越来越近似模拟信号波形,为了忠实传送如此的信号必需使用模拟式的思维
来往处理,也就是说高速化时代数字设计者必需同时需兼具模拟素养。
模拟电路注意事项
2 是设计模拟电路时必需注意得事项,除此之外电路图上仍存有许无法描述的设
计要素,会以导线形式、浮游容量等形态造成电路特性变动,为了确保电路的可
靠性因此必需将这些设计要素充分纳入电路设计、封装设计与电路板设计。

图 2 设计高频电路时主要检讨项目 list
(1).Ground 并非零欧姆
虽然一般的电路图的接地(ground)阻抗都标示零欧姆,事实上电路pattern 不可
能没有阻抗(impedance)(图 3),也就是说当电流流入电路 pattern 时必然会产
生压降现象,而该压降却是各种问题的根源。例如双面电路板的送信端与收信端
以两点连接时,接地间的阻抗与大电流或是switching 所产生的过渡电流,会造
成两点间发生电位差,如果该电压成为噪讯电压与信号重迭的话,就会导致误差
甚至使组件损坏,因此必需针对 SN 比进行有效的对策。

图 3 电路 pattern 的阻抗
(2).共通阻抗
如第(1)项所述为了杜绝接地间产生电位差,单点接地设计成为数字模拟混载电
路常用的手法(图 4),不过这种设计能够处理的频率有一定的限度,即使采用粗
短导线 pattern,但是当频率超过数 MHz 时就有可能进入发生问题的范围,因此
如何确实掌控接地线的电流与阻抗造成的压降关系,成为设计上非常重要的课
题。图5 是典型的电路 pattern 对策实例,虽然该对策具有充分的共通阻抗概念,
不