集成电路功耗估计及低功耗设计.pdf

中国科学院博士学位论文──集成电路功耗估计及低功耗设计
摘 要
随着制造工艺的发展，功耗成为集成电路设计中的一个十分关键的问题，传
统的低功耗设计主要围绕动态功耗的估计和优化展开。进入深亚微米工艺后，出
现了很多新的功耗问题，例如漏电流的迅猛增长引起了一系列新问题的产生。本
文主要研究漏电流的估计和优化以及与之相关的问题，并应用于一款低功耗处理
器设计和低功耗无线传感器网络系统设计中。本文主要内容涉及以下方面：
（1） 集成电路功耗估计及优化实验平台。本文结合多种不同的电路格式，
自主定义了一种逻辑级电路的中间表示形式（称为 UMCF）和一系列极具特色
的与低功耗技术相关的操作，它不但可以实现与其他多种电路格式之间的相互
转换，还可以将电路直接转换成 HSPICE 可以接受的文件，进行晶体管级的电
路功耗估计，这样可以在公认的高精度的功耗模拟器上，对本文的结果进行有
效的验证。在该平台上实现了动态功耗，冒险功耗及上电功耗估计和静态功耗
估计等，可信高效的实验平台是全文工作的基础。
（2） 动态功耗估计及优化。研究了功耗敏感性原理，并推导出相关的数学
模型，给出了一套完整的组合电路的功耗敏感性理论分析的方法并通过实验进
行有效的验证分析，它可用于动态功耗和静态功耗的特性分析中；分析了常用
基准电路中存在的冒险共振现象，并用它加速动态功耗估计，取得了意想不到
的效果；文章给出了一种针对电路上电的瞬态功耗进行准确功耗估计方法，在
有效建模的基础上，给出了一些有指导性意义的结论；文章继续研究了输入向
量控制法，并在动态功耗优化方面进行了应用，具有比较好的效果。对动态功
耗的研究有利于我们了解较低工艺下的功耗行为，这部分内容也是深亚微米工
艺下低功耗技术的研究基础。
（3） 静态功耗估计及优化。这部分在研究了静态功耗的来源及现有较成熟
的静态功耗模型的基础上，参考研究领域普遍采用的 BSIM 模型，研究了 CMOS
晶体管和基本逻辑门电路中都广泛存在的堆栈效应，然后提出一个逻辑级漏电
模型，并实现相应的基于查表的漏电流模拟器；在这个模拟器的基础上，进行
了最大漏电流估计、最小漏电向量产生、平均漏电宏模型以及静态功耗压缩模
拟方法等一系列问题的研究，它们相对独立却又合成一体。另外文章还提出了
一种静态功耗压缩估计方法和一种双阈值电压快速优化方法，它可以很好地用
在低漏电电路的设计中。这部分内容主要解决的关键问题是确定一个简单而相
对精确的较高层的静态功耗模型，并使用更多上层功耗信息来加速较低层次的
功耗估计方法，是本文重要的创新点。
（4） 低功耗微处理器设计。作为典型应用实例，文章给出了一款嵌入式低
功耗处理器的设计（已投片成功），并在该处理器中进行了多种低功耗设计方面
的尝试。这是一款 RISC 指令集的低功耗处理器芯片，它采用哈佛总线结构，兼
容了 AV R 指令集，具有 4KB 片内 SRAM，128KB Flash（暂时处于片外），除了
I
中国科学院博士学位论文──摘要
基本处理功能外还具有 SPI、I2C、UART 等常用嵌入式接口。这款嵌入式处理
器内建了安全协处理器，可以保证传输及数据处理的完整性、安全性及一致性
等工作。低功耗高性能是我们的设计目标，这款芯片采用了动态功耗管理机制
和层次化的功耗管理机制，在很大程度上降低了系统功耗。作为这款芯片的显
著特点之一，我们提出了一种基于事件触发的片内多线程的动态资源管理机制，
实现了功耗的大幅度优化，适用于具有较多外设功能的片上系统设计中。
（5） 低功耗系统设计。整体系统的功耗不但取决于使用的各种芯片本身的
功耗，更取决于系统级的低功耗设计方法。作为近几年的热点领域，无线传感
器网络是一种面向特定任务的自组织网络，它综合了传感器技术、微机电系统、
嵌入式计算技术、现代网络及无线通信技术、分布式信息处理等各项技术，是
当前国际上倍受关注的、多学科高度交叉的新兴前沿研究热点领域。我们首先
利用现有的芯片构建了无线传感器网络节点 GAINS 和 GAINZ，它们不但