下载此文档

实验五实验报告.docx


文档分类:高等教育 | 页数:约16页 举报非法文档有奖
1/16
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该文档所得收入归上传者、原创者。
  • 3.下载的文档,不会出现我们的网址水印。
1/16 下载此文档
文档列表 文档介绍
1. 数字示波器的使用
1)将信号源的波形在示波器上显示出来,掌握测量周期、频率、峰峰值的方法;
2)用孔孔导线将实验板的地信号与示波器的地信号相连,测量实验板上的Vcc 电源信
号是否正常。

2. 测试上电复位系统的 ACLK、和SMCLK 时钟频率
编程输出单片机上电复位后的ACLK、和SMCLK 时钟,用示波器测量其频率,并记录下来。
程序如下:
#include ""
#include ""
int main( void )
{
// Stop watchdog timer to prevent time out reset
WDTCTL = WDTPW + WDTHOLD;
P1SEL |=BIT0; //
P1SEL2 &=~BIT0;
P1DIR |=BIT0;
P1SEL |=BIT4; //
P1SEL2 &=~BIT4;
P1DIR |=BIT4;
}
测量结果:
SMCLK:频率:
ACLK: 频率:
实验总结:
实验中遇到的问题:SMCLK在示波器上不能输出,解决方法:关闭程序烧写,将单片机电源拔出再插入,实现复位后再用示波器测量,能得到正确的值。
思考:上电复位后,CPU 工作的时钟信号MCLK 频率值是多少?
CPU时钟信号 MCLK的时钟源是DCOCLK,由SMCLK测出的值可以知道,SMCLK的时钟源也是DCOCLK,因此MCLK频率和SMCLK应该相同均为1MHZ。
3. 掌握基本时钟模块的编程控制
参看附录A 实验板原理图,用跳线将JP8 侧,使晶振
相连。编程控制基本时钟模块,设置ACLK 分别为下面时钟频
率, 输出ACLK,用示波器观察:
ACLK=4096Hz;(时钟源外部晶振,32768Hz/8)
ACLK=3KHz;(时钟源VLOCLK, 12KHz/4)
程序如下:
ACLK=4096Hz
#include ""
#include ""
int main( void )
{
WDTCTL = WDTPW + WDTHOLD;
P2SEL |=BIT6; //
P2SEL2 &=~BIT6;
P2DIR &=~BIT6; //
P2SEL |=BIT7; //
P2SEL2 &=~BIT7;
P2DIR |=BIT7; //
P1SEL |=BIT0; //
P1SEL2 &=~BIT0;
P1DIR |=BIT0;
unsignedinti;
do { IFG1 &=~OFIFG; //清除震荡失败标志
for(i=0;i<0xffff;i++); //延时等待时钟稳定
}
while((IFG1&OFIFG)!=0); //若震荡失败重复
=0; //ACLK选择外部晶振
=0;
BCSCTL1|=DIVA_3; //ACLK选8分频
}
ACLK=3KHz
#include ""
#include ""
void main(void)
{
WDTCTL = WDTPW + WDTHOLD;
P1SEL|=BIT0; //
P1SEL2&=~BIT0;
P1DIR|=BIT0;
P2SEL|=BIT6; //,
P2SEL2 &=~BIT6;
P2DIR &=~BIT6; //XIN
P2SEL |=BIT7;
P2SEL2 &=~BIT7;
P2DIR |=BIT7; //XOUT
unsigned int i;
do{ IFG1&=~OFIFG;

实验五实验报告 来自淘豆网m.daumloan.com转载请标明出处.

相关文档 更多>>
非法内容举报中心
文档信息
  • 页数16
  • 收藏数0 收藏
  • 顶次数0
  • 上传人1542605778
  • 文件大小19 KB
  • 时间2021-10-31
最近更新