CMOS集成电路设计基础.ppt

CMOS 集成电路设计基础-数字集成电路基础对逻辑门的基本要求 1)鲁棒性(用静态或稳态行为来表示) 静态特性常常用电压传输特性( VTC )来表示即输出与输入的关系),传输特性上具有一些重要的特征点。逻辑门的功能会因制造过程的差异而偏离设计的期望值。(2)噪声容限:芯片内外的噪声会使电路的响应偏离设计的期望值(电感、电容耦合,电源与地线的噪声)。一个门对于噪声的敏感程度由噪声容限表示。可靠性―数字集成电路中的噪声噪声来源: (1)串扰( 2)电源与地线噪声( 3)干扰( 4)失调应当区分: (1)固定噪声源( 2)比例噪声源浮空节点比由低阻抗电压源驱动的节点更易受干扰设计时总的噪声容限分配给所预见的噪声源高电平噪声容限低电平噪声容限最低输入高电平( VIHmin ) 最低输出高电平( VOHmin ) 最高输入低电平( VILmax ) 最高输出低电平( VOLmax ) 高电平噪声容限(NMH) = VOHmin - VIHmin 低电平噪声容限(NML) = VILmax - VOLmax 理想逻辑门 Ri = ∞ Ro =0 Fanout = ∞ NMH = NML = VDD/2 (3)逻辑门的“单向性”:输出电平的变化不应出现在任何一个输入上但实际情况在输出与输入之间总有反馈。(如密勒效应) (4)逻辑门的扇出( Fan-out) 和逻辑门的扇入( Fan-in ) (5)逻辑门的面积与复杂性(集成度与速度) (6)动态性能(由动态或瞬态响应来决定) 上升时间、下降时间( tr , tf ) 传播时间( tPHL , tPLH , tP) 一个门的传播时间与扇出和扇入数有关测量门的延时可以用环型振荡器电路(一般至少五级反相器)实际电路的最高工作频率比环振测得的低 50-100 倍延时的定义