EDA 8位十六进制频率计设计.doc

课程名称〔中文〕 EDA技术实用教程
成绩
姓名
班级
学号
日期 2021-06-04
8位十六进制频率计设计
引 言
　　 EDA〔Electronic Design Automation〕即电子设计自动化。EDA技术指的是以计算机硬件和系统软件为根本工作平台，以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统设计的主要表达方式，自动完成集成电子系统设计的一门新技术。EDA旨在帮助电子设计工程师在计算机上完成电路的各种设计，使得硬件设计如同软件设计一样方便快捷，为数字系统设计带来了极大的灵活性。
　　与早期的电子CAD软件相比，EDA软件的自动化程度更高，功能更完善，运行速度更快，而且操作界面友好，有良好的数据开放性、互换性和兼容性。因此，EDA技术很快在世界各地的电子电路设计领域得到了广泛应用，并已成为新一代电子技术开展的重要方向。
　　现代EDA技术的根本特征是采用高级语言描述，具有系统级仿真和综合能力。以VHDL语言为代表的硬件描述语言是各种描述方法中最能表达EDA优越性的描述方法，并于1984年被IEEE确定为标准化的硬件描述语言。它有强大的行为描述能力和多层次的仿真模拟，程序结构标准，VHDL综合器性能日益完善，设计效率较高。
　　本文利用VHDL语言和相应器件设计数字频率计，并利用MAX+plus II对VHDL的源设计进行编译、优化、逻辑综合,进行波形仿真。
一、设计任务和要求
目的：设计8位十六进制频率计，学习较复杂的数字系统设计方法。
：FTCTRL的计数使能信号CNT_EN能产生一个1S脉宽的周期信号，并对频率计中的32位二进制计数器COUNTER32B的ENABL使能端进行同步控制。当CNT_EN高电平时允许计数；低电平时停止计数，并保持其所计的脉冲数。在停止计数期间，首先需要一个锁存信号LOAD的上跳沿将计数器在前一秒钟的计数值锁存进锁存器REG32B中，并由外部的十六进制7段译码器译出，显示计数值。设置锁存器的好处是数据显示稳定，不会由于周期性的清零信号而不断闪烁。锁存信号后，必须有一清零信号RST_CNT对计数器进行清零，为下一秒的计数操作做准备。
二、设计内容
用EDA技术设计并实现8位十六纸频率计
三、设计原理
原理：根据频率的定义和频率测量的根本原理，测定信号的频率必须有一个
脉宽为1S的输入信号脉冲计数允许的信号：1S计数结束后，计数值被锁入锁存器，计数器清零，为下一测频计数周期做好准备。测频控制信号可以由一个独立的发生器来产生，即下列图中的FTCTRL。
四、各功能模块
1、测频控制电路
测频控制信号发生器产生测量频率的控制时序，是设计频率计的关键。如果时钟信号取1HZ，2分频后可以得到一个脉宽为1S的时钟信号，用来作为计数闸门信号。当时钟信号为高电平时允许计数，由高电平变为低电平时，应产生一个锁存信号，将计数值保存起来。锁存数据后，还要在下次时钟信号上升沿到来之前产生清零信号，将计数器清零，