实验触发器逻辑功能测试.doc

word
word
1 / 8
word
实验2 触发器逻辑功能测试
一、实验目的
1、掌握根本RS触发器、D触发器、JK触发器的逻辑功能和状态变化特点。
2、掌握根本RS触发器、D触发器、JK触发器逻辑功能测试方法。
3、熟悉不同逻辑功能触发器相互转换的方法。
二、实验仪器与器件
1、实验仪器
〔1〕 TPE-D6Ⅲ型数字电路学习机
〔2〕 VP5220A型双踪示波器
〔3〕 数字万用表
2、器件
〔1〕 74LS00 四2输入与非门 1片
〔2〕 74LS74 双D触发器 1片
〔3〕 74LS112 双JK触发器 1片
三、实验器件的逻辑功能
表2-0给出了本实验所用的根本RS触发器、维持阻塞D触发器、负边沿JK触发器的逻辑功能、触发方式与动作特点等相关知识。
表2-0 根本RS触发器、维持阻塞D触发器、负边沿JK触发器的逻辑功能、触发方式与动作特点
根本RS触发器
维持阻塞D触发器
负边沿JK触发器
结
构
或
逻
辑
符
号
0有效
—置1输入
—置0输入
、—状态输出
—异步置1信号
—异步置0信号
CP—时钟脉冲信号
D—输入信号
、—状态输出
—异步置1信号
—异步置0信号
CP—时钟脉冲信号
J、K—输入信号
、—状态输出
特
性
方
程
特
Q n
Q n+1
CP
D Q n
Q n+1
CP
J K Q n
Q n+1
word
word
3 / 8
word
性
表
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
不定
不定
1
1
0
0
0
1
0 0
0 1
1 0
1 1
0
0
1
1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
1
1
1
0
0
1
0
触
发
方
式
电位触发。
上升沿〔正边沿〕触发。
下降沿〔负边沿〕触发。
动
作
特
点
输入信号直接控制输出状态。
在时钟脉冲CP的上升沿承受输入信号并改变状态，在时钟脉冲CP的其他期间状态不变。
在时钟脉冲CP的下降沿承受输入信号并改变状态，在时钟脉冲CP的其他期间状态不变。
说
明
时钟触发器有3类决定状态输出的外部信号：
① 异步置位信号、异步复位信号
0有效，异步控制。当=0、=1时，使触发器的次态Q n+1=1；当=0、=1时，使触