太原理工大学数电电子钟课设报告.doc

. .
. v .
数字电路逻辑课程设计
数字电子钟
班级：XX：
同组人：
课程设计：数字电子钟
一、设计目的
1、了解计时器主体电路的组成及工作原理；
2、熟悉集成电路及有关电子器件的使用；
3、熟练使用multisim仿真软件，在其上仿真；
4、通过实际电路方案的分析比较、设计计算、元件选取、安装调试等环节，初步掌握简单实用电路的分析方法和工程设计方法。
二、设计内容
1、设计一个具有时、分、秒显示的电子钟〔23小时59分59秒〕，具有手动校时校分功能。
2、用中小规模集成电路组成电子钟，并在实验箱上进展组装、调试。
3、选做
〔1〕闹钟系统；
〔2〕整点报时：从59分50秒起，每隔2s发出一次低音"嘟〞的信号，连续五次，最后一次要求高音"嘀〞的喜好，此信号完毕即到达正点；
〔3〕日历系统；
. .
. v .
三、设计原理
1、二十四进制计数器
利用计数器的计数功能：当LOAD=ENT=CLR’=ENP=1时，CLK端输入计数脉冲时计数器就开场进展8421BCD码的规律进展十进制加法计数，当低位片计数到4，同时高位片计数到2时，用一个与非门使两芯片同时清零。计数器开场为另一轮新的计数，同时实现了24进制计数。
2、六十进制计数器
与二十四进制计数器相似，用两片74ls160实现六十进制计数器。当低位计数器计数到9后向高位进位并且低位清零；当高位计数到5，同时低位出现进位后，利用与非门实现向下一级的进位，同时上下位全部清零，计数器开场新一轮的计数，实现六十进制数。
四、设计方案
1、电子钟由石英晶体振荡器、分频器、计数器、译码器、显示器、校时电路组成。
石英晶体振荡器产生的喜好经过分频器作为秒脉冲，秒脉冲进入计数器，计数器结果通过时分秒译码器显示时间。数字钟框图如以下图：
. .
. v .
23
译码器
59
59
校时电路
时计数器
分计数器
秒计数器
分频器
石英晶体
振荡器
译码器
译码器
数字钟框图
五、元器件选择
主要芯片：74ls160、74ls00、74ls04、74ls30等等。
74ls160 74ls00
74ls04 74ls30
六、在multisim中搭建电路并运行仿真
仿真电路图如以下图所示
1、显示系统
2、校时系统
3、报时系统
七、实际电路验证
1、操作过程
〔1〕列出元件清单，领取所需器件，检测芯片的好坏；
〔2〕由于要使用数码