eda技术和工具第二讲.ppt

EDA 技术和工具
Electronic Design Automation: Techniques and Tools
ASIC 设计流程
熊晓明
******@gdut.
2013年
contents
集成电路设计和EDA
ASIC设计流程
前端设计
工艺库
HDL
逻辑综合与优化
各项设计指标的平衡(trade-off)
测试设计(DFT)
后端设计(layout)
实体综合(piler)
ECO和Manual Editing
动态时序仿真
静态时序分析
版图验证(Design Rule Checking)
设计方法的变迁
晶体管层面的设计进展为门电路层面设计(Schematic Entry)
A
B
设计方法的变迁
从门电路层面(Gate)的设计到寄存器级层面(Register Transfer Level)设计的飞跃。
Verilog、VHDL来描述他们所要设计的集成电路
System C
gate array =》standard cells => building blocks => software/hardware co-design
Integrated Circuit Design Flow:
Acknowledgements:
Prof. John Wawrzynek of UC, Berkeley
Lecturer John Lazzaro of UC, Berkeley
电
路
综
合
与
验
证
系
统
设
计
与
验
证
行
为
设
计
与
分
析
逻
辑
设
计
与
分
析
布
局
布
线
物
理
验
证
模
拟
仿
真
前端设计
后端设计
面
向
制
造
的
设
计
EDA公共服务平台——IC设计流程与特点
A
B
设计过程中存在的困难:
IC设计仿真需要强大的计算能力,尤其超大规模电路门级电路的验证仿真;
一般中小公司不具备芯片后端设计的经验及专业知识;
设计流程需集成多家EDA公司的不同点工具,工具的无缝连接需要专业支持;
芯片设计风险很大,须在系统级进行可行性验证(常用FPGA原型实现)。
module NAND2 (A, B, F);
input A, B;
output F;
assign F = !(A & B);
endmodule