PONMAC芯片BL介绍.doc

PONMAC芯片BL介绍
PONMAC芯片BL介绍
PONMAC芯片BL介绍
ＰON MAＣ芯片(DＳ—BＬ20０0）介绍
１、主要接口

Dｕal Ｆaｓｔ Ethernet １０/１０0 (IEEE　802ｐpoｒｔｓ　up to　１００ Ｍbpｓ fuｌｌ duplex susｔaｉned Eｔheｒnet tｒafｆｉc　ｗith ６4—ｂyte pａcｋets
Suppｏrt for 512 filｔering　tａble entrｉes
Ｓuppoｒt foｒ 80２。1p，　8０２．1q aｎｄ
ATM ｃeｌl pｒocessing　aｎd　Eｔｈeｒnet　paｃket prｏcｅｓsiｎg ｕsing　AAL５　adaｐtaｔｉoｎ meｔhoｄ
Supｐｏrｔ　of RFC－２6８4 witｈ VC ｍulｔipｌexinｇ ｏｒ LLＣ　ｅncapsｕｌatiｏn

32—biｔ ｉnstrucｔｉonｓ aｎd rｅgister data ｗidｔｈ
PONMAC芯片BL介绍
PONMAC芯片BL介绍
PONMAC芯片BL介绍
Thirtｙ ｔwo gｅｎｅral ｐurpose reｇisters
16　KB instrｕcｔiｏｎ aｄdrｅｓs ｓpａcｅ
4８ KB memory ｄａtａ　ｓｐacｅ
２5６ addresses for Ｉ/Ｏ datａ space　(used bｙ HＷ ａcceleｒatorｓ）
Sevｅｒal　daｔa　addrｅssｉnｇ modeｓ
32—ｂit　AＬU and　32-ｂｉt shiｆt unit
Byｔe maｓk opeｒａｔiｏns
32—biｔ ａccumulaｔｏr ｒeｇistｅｒ used as oｕtput　for eacｈ parｔ of　the　execution unit
Sｐecｉal instructiｏnｓ　for aｃtiｖaｔing HW ａccｅlｅrators　anｄ networking　purpoｓeｓ sｕcｈ as schedulｉng
4、核心处理单元
Tｈe BL2０00’s embeｄded CPＵ ｉｓ ａ　generaｌ purpose MＩPS32 bａｓed cｏntrollｅr thａｔ provides　controｌ plａne ｆunｃtionａliｔy foｒ thｅ ONT sｙsｔeｍ and fｏｒ ＰON oｐｅration。
5、MＩＰS子系统
3２—biｔ 4ＫEｃ RIＳC core
PONMAC芯片BL介绍
PONMAC芯片BL介绍
PONMAC芯片BL介绍
16 KB　I－Cａｃhe， ８　KB D—Cachｅ
Memory Maｎagｅment　Uniｔ (MMU)
Siｎglｅ—sｔeｐpｉｎｇ　of ｔhｅ processoｒ aｓ　well as　instructｉｏn ａｎd datａ vｉrtual　addresｓ　beaｋpoinｔs via EJTAG
6、系统接口单元（SIU）
6。1 Proｇramｍable Gｅｎｅral Ｐurpose I/O (GPＩO)
21 Bｉdireｃtioｎａl Ｇeneral Ｐｕｒｐose Ｉ/Ｏ
3。3　V　toｌerant iｎputs
TTＬ/Opｅｎ ｃｏlleｃtor oｕtpｕｔs
4ｍA ｃurrｅnt　to dｒivｅ LEＤｓ
Ｐeriｐheraｌ　Bus Inteｒface (PBI）
24-biｔ ａdｄress buｓ clｏcked　uｐ ｔo ６６ MHｚ
Ｃonｆｉｇuｒaｂｌｅ　bus clock (BＵSCＬK）： rates ｏf　20 MＨz， ２5　MHｚ， 3３ ＭＨz，　50 ＭHz，　and　66 MHz
Configurabｌe waiｔ states of ｕp ｔo 2０ BUＳCLK　cｙcles
Pｅriｐｈeral bytｅ ａcceｓs　suｐｐｏrt
Sｕpport ｆor asynchronｏｕs anｄ ｓyncｈｒonoｕs ｂus accessｅs
PONMAC芯片BL介绍
PONMAC芯片BL介绍
PONMAC芯片BL介绍
Cｏｎｆiｇurable　aｓｓerｔｉｏn，　de－asseｒtiｏn, and　polaｒity fｏｒ CS, RW,　and TS
6．3　Ｉnterruｐt Contｒｏlｌer
Sｅrｖｉcing up to 6 edge oｒ ｌev