fpga试验报告点阵试验报告.docx

点阵实验
一 •实验目的
理解原有程序并修改以实现点阵列的行扫描与列扫描。
一、实验原理
简介
74HC154是一款高速CMOS器件，74HC154译码器可接受4位高有效二进制地址输入， 并提供16个互斥的低有il 亡匚 Lion
Loc^t bon
I/O Be
1
dk
Il VLi t
PIH
J
N
d^Ld[15]
CMjLtJUl
PIN
*
±
3
CXjtpijt
WJ
¥
JL
斗
QNUtpUt
FUM
脅1
1
d^r^ri^l
output
FIIN
丸
1
号
d^taf ill
Output
PIN
3S
1
Z
dato[ 101
OutrMJt
FUN
^3
S
de如冋
Outrsut
FIN
3O
1
9
datoISJ
CXjtjp^jt
FIN
15
1
1O
datei L 71
OnjIjMJt
Pin
13
1
11
dat^LfiJ
Output
PihJ
11
1
12
cdatiaL^J
pin
IO
X
13
—HO
FIN
e
1
OutpijV
PIN
虽
1.
15
曰r"［刃
Output
PUT
5
la
is
P
曲3[1]
CMUJtpMt
pum
X
1 7
OvutpLjft
iphn 5-
1
18
■_admits coide f3}
Output
PH4
13-^
3
±9
code
匚liutpu电
& uz
_13 7
o
a
data c ode [ 1J
CJlUtlZHJt
F U『」
13^
3-

dat3 code [u]
UlUltlZHJt
f !ir j
壽
.
em
CMJtiDUt
l-lr-'l
-Hi
S
Z3
p
3tl0
SuBciC
l TW
2
2闻
1
OtJl'pi ilr
rii4
H5
3
OtJlTTH it
FIISI
-
3


module line(clk,rst,ql,ll,sel);
input clk;
input rst;
output [15:0] ql;
output [4:0] ll;
output [2:0] sel;
reg CLK_DIV ,CLK_DIV2;
reg [31:0] DCLK_DIV ,DCLK_DIV2;
reg [4:0] cnt;
reg [15:0] qql;
reg [15:0] qqlx;
parameter CLK_FREQ = 'D50_000_000;/系统时钟 50MHZ
parameter DCLK_FREQ = 'D100;//AD_CLK 输出时钟 10/2HZ parameter DCLK_FREQ2 = 'D10000;//AD_CLK 输出时钟 10/2H