八路抢答器说明书概要.doc

18 / 19
　烟台大学
５１单片机 　课程设计说明书
课题：八路抢答器
学生姓名：王志林
学号：2
院系:机电汽车工程学院
指导老师：姜风国
同组成员:张凤礼、张体栋、程事业、范光科
2 ．设计任务
　　本设计要求学生结合现有的实际条件，以5１单片机为控制核心,设计一个8路智能抢答器。要求实现以下功能：
　1） 有一主持人和8个参赛队员
　 　2) 当主持人按下抢答按键,参赛队员在1０秒内可以抢答,并且抢答器开始倒计时。剩余5秒时,如果仍无人抢答，则系统每１ｓ报警一次。如超出10秒则不能抢答;如抢答成功,则显示抢答队号。
　 3) 抢答成功则需在6０秒内回答完成,如超出时间则抢答无效,显示无效指示。如果60秒完成回答,则抢答成功,显示有效。剩余５秒时,如果仍无人回答，则系统每1s报警一次。
4）　当主持人按下复位键时,系统回到初始状态。
5） 倒计时期间,如果主持人想终止倒计时，可以按下“停止”按键，系统会自动进入准备状态。
主要硬件设备：AＴ８９C51单片机，８输入３态缓冲器／线驱动器74LＳ2４４,六反相驱动器74０4，共阳极LED数码管等,12ＭHZ晶振，7４ＬS04反相器,手动开关,按键若干,报警喇叭。


3 / 23
　 　该智能抢答器以AT８9C５１单片机为控制核心,控制精度较高，操作误差主要来自晶振自身所造成的误差。其他外围电路包括复位电路,时钟电路，报警电路,LED显示电路,抢答按键等。该智能抢答器具有计时记忆功能,一次时间设置完，复位后不需重新进行时间设定;通过按键扫描输出按键信息，并通过单片机将它转化为在七段数码管上显示的字符型。单片机的P１口为8组抢答按键的输入口,Ｐ０．0~,~P2，２为数码管的片选口。。智能抢答器的整体方案设计图如下所示。
　　 　　　 　 　智能抢答器的整体方案设计图
3．硬件设计
3．1 硬件总体设计
　 　1）控制系统主要由单片机应用电路、存储器接口电路、显示接口电路组成。其中单片机ＡT8９C51是系统工作的核心，它主要负责控制各个部分协调工作.
2)硬件组成及所需元件:该系统的核心器件是AＴ８9Ｃ51。在其外围接上复位电路、上拉电阻、数码管、按钮及扬声器。元件为:晶振X１、电容Ｃ1、C2、Ｃ３、 电阻RP1。,分别是开始键和抢答停止。－P1．7是8组抢答的输入口,--,－－P0．６口输出　 　　
硬件接线图如图所示：
5 / 23
　　 　7ＳＥＧ－MPＸ4-ＣＣ　LED显示内部结构如上图所示:
原理介绍
智力竞赛抢答器用单片机来设计制作完成，由于其功能的实现主要通过软件编程来完成,　采用单片机ＡT89C５1,它是低功耗、高性能的CMOS型8位单片机。片内带有４ＫB的Flaｓh存储器,且允许在系统内改写或用编程器编程。该智力竞赛抢答器的准确度很高,其误差主要由晶振自身的误差所造成。
AＴ８９Ｃ51单片机由微处理器,存储器，Ｉ/O口以及特殊功能寄存器SFＲ等部分构成。其存储器在物理上设计成程序存储器和数据存储器两个独立的空间,片内程序存储器的容量为4KB,片内数据存储器为１28个字节。８９C５１单片机有4个8位的并行I/O口:Ｐ0口,Ｐ1口，P2口和Ｐ3口。各个接口均由接口锁存器，输出驱动器,和输入缓冲器组成。P１口是唯一的单功能口,仅能用作通用的数据输入／输出口。Ｐ3口是双功能口除了具有数据输入/输出功能外,每条接口还具有不同的第二功能,,。在需要外部程序存储器和数据存储器扩展时,Ｐ0可作为分时复用的低8位地址/数据总线，P2口可作为高８位的地址总线。
5 / 23
Ｐ3口也可作为AT89C5１的一些特殊功能口,同时为闪烁编程和编程校验接收一些控制信号。
ＡT89C５1的管脚图:
,只需要外接一个振荡源就能产生一定的时钟信号送到单片机内部的各个单元。
外部振荡电路见图一　 　 　　　 　　 　 复位电路采用图二所示:
　　 　
6 / 23
　　　　 　 　图一ﻩ图二
外部还接有蜂鸣器用来发出报警音,其图形如下:
采用七段码７SEG-MPＸ４－CC　显示,它是共阳极的由低电平点亮。图形如下:
ﻩ
采用八个BUＴTOＮ按钮作