GTX时钟分析计划.docx

GTX时钟分析计划.docx精品文档
精品文档
1
精品文档
1
FPGAV6
3W-XJ

GTX时钟分析
USRCLK=Fline/V6interdatawidth=Fline/20=*
。
1个GTX收发器有4组收发模L_DIVSEL45_FB(N1)、PLL_DIVSEL_FB(N2)
精品文档
精品文档
10
精品文档
PLL_DIVSEL_REF(M)、PLL_DIVSEL_OUT(D)
常用协议分频参数：
精品文档
精品文档
6
精品文档
、TXUSRCLK2、TXUSRCLK
011100
经常被使用
TXOUTCLK可以动态配置。
精品文档
精品文档
7
精品文档
TXOUTCLK驱动1个GTXTX在1字节模式（单组）：
GEN_TXUSRCLK=TRUE，TXUSRCLK输入端口接到GND。
TXUSRCLK有内部得到。
TXOUTCLK驱动1个GTXTX在2字节模式（单组）：
GEN_TXUSRCLK=TRUE，TXUSRCLK输入端口接到GND。
TXUSRCLK有内部从TXUSRCLK2分频得到。
TXOUTCLK驱动1个GTXTX在4字节模式（单组）：
如果TXPLL没有使用，则采用RXPLLLKEET复位MMCM。
TXOUTCLK可以直接驱动MMCM，中间不用加BUFG。
TXOUTCLK驱动1个GTXTX在1字节模式（多组）：
GEN_TXUSRCLKFALSE=。
TXOUTCLK驱动1个GTXTX在2字节模式（多组）：
GEN_TXUSRCLK=TRUE，TXUSRCLK输入端口接到GND。
TXUSRCLK从内部得到。
精品文档
精品文档
8
精品文档
TXOUTCLK驱动1个GTXTX在4字节模式（多组）：
GEN_TXUSRCLKFALSE=。
综上所述（TXUSRCLK是不是内部产生）：
TXUSRCLK2是给FPGATX接口用的；
TXUSRCLK=Fline/interdata_width；
TX_DATA_WIDTH
TXUSRCLK2
FPGAINTERFACEWIDTH
1Byte
8
10
TXUSRCLK2=TXUSRCLK*2
2Byte
16
20
TXUSRCLK2=TXUSRCLK
4Byte
32
40
TXUSRCLK2=TXUSRCLK/2
精品文档
精品文档
9
精品文档
、RXUSRCLK2、RXUSRCLK
001010
经常被
RXRECCLK可以动态配置。
RXUSRCLK、RXUSRCLK2必须上升沿对齐。
精品文档
精品文档
10
精品文档
采用同一晶振驱动驱动参考时钟，

for

transm