EDA 实验报告—— 8 位十六进制频率计设计姓名: sisi 学号: 201021095 22 班级:微电子 0221 22 一试验目的: 完成 8位16进制频率计的设计。二实验原理: 利用教材介绍的 2 位计数器模块,连接它们的计数进位,用四个计数模块就能完成一个 8位有时钟使能的计数器;对于测频控制器的控制信号,在仿真过程中应该注意它们可能的毛刺现象。最后按照设计流程和方法即可完成全部设计。根据频率的定义和频率测量的基本原理,测定信号的频率必须有一个脉冲宽度为 1秒的输入信号脉冲计数允许的信号;1秒计数结束后,计数值锁入锁存器的锁存信号并为下一测频计数周期做准备的计数器清 0信号。这3个信号可以由一个测频控制信号发生器产生,即 TESTCTL 。 TESTCTL T_EN 能产生一个 1秒脉宽的周期信号,并对频率计 T10 的ENA 是能端进行同步控制。当CNT_EN 高电平时允许计数; 低电平时停止计数,并保持其所计的脉冲数。三实验过程 1: 32 位计数器电路图仿真图 2 :锁存器电路图仿真图 3. 频率控制电路电路图仿真图 位十六进制频率计设计电路图仿真图创建 symbol 文件得到电路图: 四试验心得: 本次试验创建了几个工程, 最后在一个工程中调用得到 8 位十六进制频率计设计图。又掌握了一个新的应用操作。
EDA实验报告——8位十六进制频率计设计 来自淘豆网m.daumloan.com转载请标明出处.
