第七届“新生杯”竞赛论文.docx

第七届“新生杯”竞赛论文
电子工程学院大学生电子创新协会
三人表决器（C题）
组号:C4
组员:周昌栋
卢敏
朱汉杰
2011年12月7日
摘 要
本次设计的三人表决器，是投票系统中的客户端，是一种代表投票或举于将BCD码转化成数码块中的数 字,通过它解码，可以直接把数字转换为数码管的显示数字
因为如图c所示，B,C,D脚都被至于低电位。再根据74IS47的真值表来看当74ls47的b脚c脚 d脚都置于低电位是。 a脚输入为1则数码管显示为1也就是表决 目的。
74ls00组成的基本RS触发器
瓦
0
1
1
0
1
0
1
0
Qn+1
1
0
Qn
禁止
说明：Qn+l为Q端新状态，Qn为Q端原状态
RS触发器的真值表
通过按钮开关的断于通，改变RS触发器的输入信号。来改变当开关置于3端是，74IS0&SS
置于低点为。一脚置于高电位。则输出为1.。当按钮开关被置于1端时，74ls0。的五脚被置于高电 位，一脚被置于低点位。则输出为0.
555和CD4017组成的循环灯计时电路
电路分析
电路图如所图示。由74IS00基本RS触发器置1后。让由555组成的多谐振荡器，产生一个类似 于正弦波波形。通过74IS00的与非们。使CD4017计数器触发。每一个脉冲到来都会让计数器的记 一个数，让相应输出位的数灯亮一下。当10盏灯循环一个周期以后，会使的计时器进位，让CO端 输出一个上升沿，然后又重新开始计时。而计数时间的长短，可以调节555多谐振荡器的电容C1和 电阻R10 =
555定时器构成的多谐振荡器的系统框图与电路原理图
555组成多谐振荡器系统电路
D
电路分析
电路接通电源的瞬间，由于电容C来不及充电，Vc=Ov,所以555定时器状态为1,输出 Vo为高电平。同时，集电极输出端(7脚)对地断开，电源Vcc对电容C充电，电路进入暂稳态I, 此后，电路周而复始地产生周期性的输出脉冲。多谐振荡器两个暂稳态的维持时间取决于RC充、放 电回路的参数。暂稳态I的维持时间，即输出Vo的正向脉冲宽度T1=(R1+R2)C；暂稳态II的维持 时间，即输出Vo的负向脉冲宽度T2=
因此，振荡周期T=T1+T2=(R1+2R2)C,振荡频率f=l/T。正向脉冲宽度T1与振荡周期T之比称 矩形波的占空比D,由上述条件可得D= (R1+R2) / (R1+2R2),若使R2»R1,则D=1/2,即输出信 号的正负向脉冲宽度相等的矩形波(方波)。
CD4017 计数器
原理分析
如图所示CD4017： +进制计数器/脉冲分配器CD4017是5位Johnson计数器，具有10个译码输出端， CP、CR、INH
输入端。时钟输入端的斯密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间 无限制。INH为低电平时，计数器在时钟上升沿计数；反之，计数功能无效。CR为高电平时，计数器 清零。Johnson计数器，提供了快速操作、2输入译码选通和无毛刺译码输出。防锁选通，保证了正确 的计数顺序。译码输出一般为低电平，只有在对应时钟周期内保持高电平。在每10个时钟输入周期CO 信号完成一次进位，并用作多级计数链的下级脉动时钟.
也就是说当计数器计到9时，计数器将会进位，让C0输出一个上升沿。让寄存在8d触发器里的表决 触发。使数码管输出0或1.

电源由变压部分、滤波部分、稳压部分组成。为整个系统提供％ 5V或者七12V电压,确保电 路的正常稳定工作。这部分电路比较简单,都采用三端稳压管实现.


首先利用电阻档通断法，电压检查法和示波器调试法.
主要调试电路，555多谐振荡电路。应为计时器的时间是由555来决定的。74IS74译码器，和74ls273 触发器。应为表决的输出有他们决定；74IS00与非门，应为输入有他们决定。
首先利用数字万用表的二极管档的通断法，来测74ls00、74IS47、555、74ls273的接线是否正确。
然后通电利用然后再利用示波器检测555的三端输出波形是否正确。最后检查一下，各点电位是否 正常.

在电路基本能工作的情况下（即数码管能显示。和1;计时器能够带动循环灯计时。74IS00组成的 基本RS触发器能够控制计时的暂停和开始）。我们开始测试电路的性能。首先，我们先看电路能否 达到。我们所预想的计时时间，如果不行，再对555多谐振荡器里的电阻和电容进行调试。

通过我们认真仔细的调试和测试。我们终于让数码管输出1和0。让555计时准确