数字电路实验报告 实验.docx

实验三加法器一、实验目的 1、掌握用 SSI 器件实现全加器的方法。 2、掌握用 MSI 组合逻辑器件实现全加器的方法。 3、掌握集成加法器的应用。二、实验设备及器件 1 、数字逻辑电路实验板 1块 2、 74HC(LS)00 (四二输入与非门) 1片 3、 74HC(LS)86 (四二输入异或门) 1片 4、 74HC(LS)153 (双四选一数据选择器) 1片 5、 74HC(LS)283 (4 位二进制全加器) 1片 6 、万用表 1块三、实验原理组合逻辑电路是数字电路中最常见的逻辑电路之一。组合逻辑电路的特点, 就是在任意时刻电路的输出仅取决于该时刻的输入信号, 而与信号作用前电路所处的状态无关。本实验是根据给定的逻辑功能,设计出实现这些功能的组合逻辑电路。不考虑低位进位, 只本位相加, 称半加。实现半加的电路, 为半加器。考虑低位进位的加法称为全加。实现全加的电路, 为全加器。实现三个输入变量( 一位二进制数) 全加运算功能的电路称为 1 位全加器。实现多位二进制数相加有串行多位加法和并行多位加法两种形式, 其中比较简单的一种电路是采用多个 1 位全加器并行相加,逐位进位的方式。实验用器件管脚介绍: 1、 74HC(LS)00 (四二输入与非门) 管脚如下图所示。 2、 74HC(LS)86 (四二输入异或门)管脚如下图所示。 3、 74HC(LS)153 (双四选一数据选择器) 管脚如下图所示。 4、 74HC(LS)283 (4 位二进制全加器)管脚如下图所示。四、实验内容与步骤 1 、用门电路实现全加器(基本命题) 参照表达式 iiiiCBAS???,iiiiiiBACBAC????)( 1 , 其中 iS 为本位和,iC 为低位向本位的进位, 1?iC 为本位向高位进位,设计用与非门 74HC(LS)00 及异或门 74HC(LS)86 实现 1 位全加器的实验电路图, 搭接电路,用 LED 显示其输出, 并记录结果在下表中。 电路图 实验结果 2 、用数选器实现全加器输出 S n (基本命题) 参照和实验内容与步骤 1 完全相同的逻辑