双端口存储器原理实验.doc

华中科技大学实验报告实验名称双端口存储器原理实验成绩实验日期第2 次试验指导老师陈专业计科班号组别学生姓名同组学生一、实验目的 IDT7132 的工作特性及其使用方法 。 ,并分析冲突产生的情况。二、实验电路三态门(244) AR+1 地址显示 LDAR# T2 PC+1 地址显示 LDPC# T2 指令显示灯 AR(74LS163) PC(74LS163) 双端口存储器(IDT 7132) RAM-BUS# CEL# CER# RRW(Vcc) OER# (GND) 数据显示灯 D7 D6 D5 D4 D3 D2 D1 D0 I7 I6 I5 I4 I3 I2 I1 I0 SW7 SW0 A7 A6 A5 A4 A3 A2 A1 A0 PC7 双端口存储器实验电路图 PC0 ... ... ... ... LR/W# 示出了双端口存储器的实验电路图。这里使用一片 IDT7132 (2048 ×8位), 两个端口的地址输入 A8-A10 引脚接地,因此实际使用的存储容量为 256 字节。左端口的数据输出接数据总线 DBUS ,右端口的数据输出端接指令总线 IBUS 。 IDT7132 有六个控制引脚:CEL# 、LR/W# 、OEL# 、CER# 、RR/W# 、OER# 。CEL# 、LR/W# 、 OEL# 控制左端口读、写操作; CER# 、RR/W# 、OER# 控制右端口的读写操作。 CEL# 为左端口选择引脚,低电平有效;当 CEL# =1 时,禁止对左端口的读、写操作。 LR/W# 控制对左端口的读写。当LR/W#=1 时,左端口进行读操作;LR/W# =0时,左端口进行写操作。OEL# 的作用等同于三态门,当OEL# =0时,允许左端口读出的数据送到数据总线DBUS 上;当 OEL# =1时,禁止左端口的数据放到 DBUS 。因此,为便于理解,在以后的实验中,我们将 OEL# 引脚称为 RAM_BUS# 。控制右端口的三个引脚与左端口的三个完全类似,这里不再赘述。有两点需要说明: (1) 右端口读出的数据(更确切的说法是指令)放到指令总线 IBUS 上而不是数据总线 DBUS ,然后送到指令寄存器 IR。(2) 所有数据/ 指令的写入都使用左端口,右端口作为指令端口,不需要进行数据的写入,因此我们将右端口处理成一个只读端口,已将 RR/W# 固定接高电平,OER# 固定接地。这两点请同学好好理解。存储器左端口的地址寄存器 AR 和右端口的地址寄存器 PC 都使用 2片74LS163 , 具有地址递增的功能。同时,PC在以后的实验当中也起到程序计数器的作用。左右端口的数据和左右端口的地址都有特定的显示灯显示。存储器地址和写入数据都由实验台操作板上的二进制开关分时给出。当LDAR# =0时,AR在T2时从 DBUS 接收来自 SW7 -SW0 的地址;当AR+1=1时, 在T2存储器地址加 1。LDAR# 和AR+1不能同时有效。在下一个时钟周期,令CEL# = 0,LR/W# =0 ,则在 T2 的上升沿开始进行写操作,将 SW7 -SW07 设置的数据经 DBU S 写入存储器。三、实验任务 1. 按图