存储器控制器和用于对存储器写入的方法.docx

存储器控制器和用于对存储器写入的方法
专利名称：存储器控制器和用于对存储器写入的方法
技术领域：
本发明涉及一种用于具有至少一个存储单元的存储器的控制器，该存储单元对于写入比对于读出涉及更高的成本。本发明进一步涉及一种用于对这种存储器第一地址信息和所述第一写入数据至寄存器。
此外，本发明的存储器控制器的写入控制器适于管理到寄存器的输入操作和来自寄存器的输出操作。它提供了对用于全部存储器用户的存储器的写入访问，而不用使寄存器对用户“可见”。
依据本发明，写入控制器在写入操作前适于确定是否将写入请求导引至存储器地址，对于该存储器地址，在寄存器中已存在待处理写入请求。该较早的写入请求的写入数据在本上下文中被称为第二写入数据，并且对应的地址信息被称为第二地址信息。在第一种情况中，其中不存在等于寄存器中的第一地址信息的第二地址信息，在第一写入数据和被分配至第一地址信息的存储器数据之间进行比较。在存在对相同的存储器地址的较早的写入请求的第二种情况中，就不必访问存储器。最好在第一和第二写入数据之间进行比较。仅仅不同于寄存器中(较早的)第二写入数据的那些第一写入数据需要被写入存储器，在时间上便利的点处等待从寄存器至存储器的写入操作。第一写入数据一般随同有关第一地址信息一起被存储在寄存器中。
在本发明的存储器控制器中，将第一地址信息和第一写入数据传送至寄存器，而不管在随后的时间是否将它们实际写入存储器。然而，只有当第一写入数据不同于对应于第一地址信息的地址处的存储器数据时，写入控制器才适于初始化第一写入数据从寄存器至存储器的写入操作。
这样，通过提供刚才如上所述的寄存器的合适的管理，本发明的存储器控制器允许在大多数情形下对存储器的短的访问时间。
提供寄存器的合适的存储容量是实际系统设计的问题。存储容量越高，可以推迟的请求就越多。然而，由于寄存器的易失特性，大量延迟的写入请求承受系统崩溃时数据丢失的风险。
该存储器控制器可以用于任何尺寸的存储器，原则上首先为单单元结构。该存储器控制器具有用于较大存储结构的大多数优点，特别是较大的MRAM结构。
在优选实施例中，所述寄存器是FIFO寄存器。在FIFO寄存器中，将当前写入请求附加至仍在等待写入操作的较早的写入请求的队列的末端。以先进先出的顺序为请求服务，其中“进”意味着输入进入寄存器，而“出”意味着从寄存器至存储器的写入操作。
本发明的进一步的优选实施例包括与所述寄存器和所述存储器连接的读出控制器。所述读出控制器适于接收包括所述第一地址信息的读出请求，确定所述第一地址信息是否存储于所述寄存器中，根据所述第一地址信息是否存储于所述寄存器中，分别传送所述读出请求至所述寄存器或所述存储器。该实施例的存储器管理器提供了寄存器也从存储器进行读出操作的优点。它确保了基于读出请求，将一般分配给在读出请求中给出的地址信息的最迟的数据返回至发起该读出请求的用户。同样为了简化将该地址信息称为第一地址信息。然而明显地，写入请求可以被直接导引至存储器中与读出请求不同的地址。
在该实施例中，根据所述写入请求的接收，写入控制器优选适于发送读出请求至所述读出控制器，所述读出请求包括在所述写入请求中包含的所述第一地址信息。这样，写入控制器有效地利用读出控制器以确定新的写入请求是否是用于已经包含在寄存器中的存储器地址。读出控制器将找出