信息处理装置、半导体存储装置及半导体存储装置的控制方法.docx

信息处理装置、半导体存储装置及半导体存储装置的控制方法
专利名称：信息处理装置、半导体存储装置及半导体存储装置的控制方法
技术领域：
本发明的实施方式涉及包括主机装置和半导体存储装置的信息处理装置及半导体存储装置。
背景技术：
在方式的启动执行工作进行说明。第2实施方式的启动执行工作，与如第I实施方式的图4所示的启动执行工作相比，在省略L2P拷贝(图4的步骤22)步骤的点不同。首先，在步骤S71时，主机装置20的处理器25执行主存储器23的使用声明，在主存储器23中确保用于存储逻辑物理变换表13的拷贝的区域。继续，在步骤S72时，处理器25装载经由总线50传送的0S12。此时，由于在主存储器23未存储逻辑物理变换表13的拷贝，所以在主存储器23中L2P失败发生。由此，即使在启动工作时L2P失败发
生的情况下，通过执行前述的图7的处理，可解除L2P失败。〈作用效果〉在第2实施方式涉及的半导体存储装置及包含其的系统(信息处理装置)中，至少能得到上述(I)及(2)的效果。并且，在第2实施方式中，可以根据需要适用上述的构成及工作。[第3实施方式]第3实施方式涉及的信息处理装置包括主机装置、半导体存储装置。主机装置包括主存储器和第I控制部。上述第I控制部将对上述半导体存储装置的写请求分离为写命令和与上述写命令对应的写数据，向上述半导体存储装置输出写命令，使写数据存储于上述主存储器。上述半导体存储装置包括非易失性半导体存储器和第2控制部。上述第2控制部接收从上述主机装置传送的上述写命令，在该写命令的执行时向半导体存储装置传送在上述主存储器存储的该写命令相对应 的写数据，并向上述非易失性半导体存储器写入。在图9，示出第3实施方式的信息处理装置的构成的一例。信息处理装置包括主机装置(以下，简称主机)30、和作为主机30的存储装置起作用的存储器系统(半导体存储装置)40。存储器系统40也可以是按eMMC (Embedded Multi Media Card，嵌入多媒体卡)规格兼容的组装用途的闪存、SSD(Solid State Drive，固态驱动器)等。信息处理装置为，例如，个人计算机、便携式电话、摄像装置等。存储器系统40包括作为非易失性半导体存储器的NAND闪存41、NAND接口 44、DMA控制器45、缓冲存储器46、ECC电路47、存储控制器48、存储接口 49。NAND闪存41包括将多个存储单元以矩阵状排列的存储单元阵列。各个的存储单元使用上位页及下位页，可以多值存储。NAND闪存41将多个作为数据消除的单元的块排列而构成。并且，各块通过多个页构成。各页是数据的写入及读出的单位。NAND闪存41通过例如多个存储器芯片构成。NAND闪存41存储从主机30发送的用户数据、存储器系统40的管理信息、主机30中使用的0S43。0S43作为主机30的控制程序起作用。逻辑物理变换表(L2P表)42是使主机30访问存储器系统40时使用的逻辑块地址(LBA Logical block address)和NAND闪存41内的物理地址(块地址+页地址+页内存储位置)对应的地址变换信息。在此之后，在NAND闪存41存储的L2P表42称为L2P主体。NAND接口 44基于存储控制器48的控制对NAND闪存41执行数据及管理信息的读/写。缓冲存储器46能用作用于存储向N