VHDL电路设计论文.doc

摘要
随着大规模集成电路技术和计算机技术的不断发展,在涉及通信、国防、航天、医学、工业自动化、计算机应用、仪器仪表等领域的电子系统设计工作中EDA技术的含量正以惊人的速度上升;电子类的高新技术项目的开发也逾益依赖于EDA技术的应用。即使是普通的电子产品的开发EDA技术常常使一些原来的技术瓶颈得以轻松突破从而使产品的开发周期大为收缩、性能价格比大幅提高。不言而喻EDA技术将迅速成为电子设计领域中的极其重要的组成部分。
100Hz频率计数器的主要功能是在一定时间内对频率的计算。在数字系统中,计数器可以统计输入脉冲的个数,实现计时、计数、分频、定时、产生节拍脉冲和序列脉冲。而本篇论文主要介绍了频率计数器的实现:系统以MAX+PULSLL II为开发环境,通过VHDL语言作为硬件描述语言实现对电路结构的描述。在VHDL语言中采用了一系列的语句,例如:if 语句、case语句、loop语句等。这些语句对程序中的输入输出端口进行了解释,并给出实现代码和仿真波形。相关的一些关键词: 100Hz;分频;计数;MAX+PULSLL II; VHDL; 编译;仿真等。(论文修改)

前言
VHDL是超高速集成电路硬件描述语言(Very High Speed Integrated Circuit Hardware Description Language)的缩写在美国国防部的支持下于1985年正式推出是目前标准化程度最高的硬件描述语言。IEEE(The Institute of Electrical and Electronics Engineers)于1987年将VHDL采纳为IEEE1076标准。它经过十几年的发展、应用和完善以其强大的系统描述能力、规范的程序设计结构、灵活的语言表达风格和多层次的仿真测试手段在电子设计领域受到了普遍的认同和广泛的接受成为现代EDA领域的首选硬件描述语言。目前流行的EDA工具软件全部支持VHDL它在EDA领域的学术交流、电子设计的存档、专用集成电路(ASIC)设计等方面担任着不可缺少的角色。
   
数字频率计是数字电路中的一个典型应用,实际的硬件设计用到的器件较多,连线比较复杂,而且会产生比较大的延时,造成测量误差、可靠性差。随着复杂可编程逻辑器件(CPLD)的广泛应用,以EDA工具作为开发手段,运用VHDL语言。将使整个系统大大简化。提高整体的性能和可靠性。
   
本文用VHDL在CPLD器件上实现一种2b数字频率计测频系统,能够用十进制数码显示被测信号的频率,不仅能够测量正弦波、方波和三角波等信号的频率,而且还能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。
目录(论文修改)
摘要………………………………………………………………………1
前言…………………………………………………………………… 2
目录…………………………………………………………………… 3
第一章设计目的……………………………………………………… 5
…………………………………………………… 5
…………………………………………………… 5
第二章设计方案……………………………………………………… 6
第三章产生子模块…………………………………………………… 7
…………………………………………………… 7
……………………………………………… 8
仿真及波形图………………………………………………… 9
第四章计数模块……………………………………………………… 9
………………………………………………… 9
………………………………………………10
…………………………………… 12
第五章显示模块…………………………………………………… 12
七段数码管的描述…………………………………………… 13
八进制计数器count8的描述………………………………… 14
七段显示译码电路的描述…………………………………… 15
……………………………………… 16
…………………………………………… 18
……………………………… 19
第六章顶层文件………………………………………………… 20
顶层文件设计源程序………………………………………… 20
……………………………………… 21

结语………………………………………………………… 22