电工学少课时 第13章 时序逻辑电路.ppt

第13章时序逻辑电路
集成电路
本章内容
基本双稳态触发器
寄存器
计数器
555定时器及其应用
应用举例
钟控双稳态触发器
本章要求
R-S、J-K、D 触发器的逻辑功能及
不同结构触发器的动作特点。
、移位寄存器、二进制计数器、
十进制计数器的逻辑功能,学会分析时序逻辑电路的方法。
。

和多谐振荡器的工作原理。
§ 时序逻辑电路概述
●电路的输出状态不仅与当时的输入信号有关,
而且还与电路原来的状态有关。
时序逻辑电路的特点:
●构成时序电路的基本逻辑单元是双稳态触发器。
●当输入信号消失后,电路状态仍维持不变。
这种具有存贮记忆功能的电路称为时序逻辑电路。
●下面介绍:各种双稳态触发器和基本时序逻辑电路。
§ 基本双稳态触发器
双稳态触发器特点:
双稳态触发器:
是一种具有记忆功能的逻辑单元电路,它能储存一位二进制码。
⑴有两个稳定状态“0”态和“1”态;
⑵能根据输入信号将触发器置成“0”或“1”态;
⑶输入信号消失后,被置成的“0”或“1”态能
保存下来,即具有记忆功能。
两互补输出端
一、输入为低电平有效的基本RS 触发器
两输入端
反馈线
§ 基本双稳态触发器
&
Q
Q
G1
&
G2
SD
RD
正常情况下,
两输出端的状态
保持相反。通常
以Q 端的电平表示触发器的状态,即 Q=1,Q=0时,称之为“1”态;
反之为“0”态。
触发器输出与输入的逻辑关系
1
0
(1) SD=1,RD = 0
1
0
1
0
一、输入为低电平有效的基本RS 触发器
§ 基本双稳态触发器
&
Q
Q
G1
&
G2
SD
RD
Q翻转或保持为
“0”态
RD=0→Q=1
复位端
结论:
不论触发器原来
为何种状态,当
SD=1,RD=0时,
将使触发器置 0
或称为复位。
0
1
(2) SD=0,RD = 1
0
1
0
1
一、输入为低电平有效的基本RS 触发器
§ 基本双稳态触发器
&
Q
Q
G1
&
G2
SD
RD
Q翻转或保持为
“1”态
SD=0→Q=1
结论:
不论触发器原来
为何种状态,当
SD=0,RD=1时,
将使触发器置 1
或称为置位。
置位端
1
1
1
0
设触发器原态为“0”态。
(3) SD=1,RD = 1
1
0
1
0
一、输入为低电平有效的基本RS 触发器
§ 基本双稳态触发器
&
Q
Q
G1
&
G2
SD
RD
保持为“0”态
1
1
0
1
(3) SD=1,RD = 1
0
1
0
1
一、输入为低电平有效的基本RS 触发器
§ 基本双稳态触发器
&
Q
Q
G1
&
G2
SD
RD
保持“1”态不变
设原态为“1”态
当 SD=1,
RD=1时,
触发器保持
原来的状态,
即触发器具
有保持、记
忆功能。