高速实时周边器件和MEM.ppt

该【高速实时周边器件和MEM 】是由【tieruogong】上传分享，文档一共【39】页，该文档可以免费在线阅读，需要了解更多关于【高速实时周边器件和MEM 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。4 高速实时周边器件和存储器
高速实时周边器件
双端口RAM和FIFO
高速实时数据存储
汇报人姓名
高速实时周边器件
注意事项
TTL器件的低噪声、低功耗发展是AHC系列，、LV、 AHC系列，等等。
以双向总线驱动芯片245的性能进行比较，测试温度为25°；主要指标包括制造工艺、输入／输出兼容性、驱动能力(驱动电流)、静态电流、速度(最大延迟时间)等等。
性能比较
混合电压使用时，要注意电平和速度匹配，推荐使用74ALVC16245（双电压）。
双端口RAM和FIFO
存储器概述
双极型RAM
随机存取存储器 DRAM
MOS型RAM
SRAM
半导体存储器
掩模式ROM
可编程PROM
只读存储器 可擦式EPROM
可电擦式E2PROM
闪烁存储器FLASH
IDT7133／7143是IDT公司的高速2K×16位的双端口RAM。它可以作为 16位双端口RAM单独使用，也可以与IDT7143组成主从系统，将数据线扩展到32位，甚至更宽。这样组成的双端口RAM系统可以全速运行，而且无须任何额外的附加逻辑。IDT7133/7143提供了地址线、控制线以及 I／O线是完全独立的两个接口，支持对器件的任何存储空间进行完全异步的读写操作。通过CE的控制，IDT7133／7143自动工作在省电模式下。
IDT7133/7143的结构原理框图；采用PLCC68封装形式的器件的顶视图及其引脚说明。
器件简介
IDT7133/7143的忙逻辑
当双端口RAM的两个接口同时对存储器的同一单元进行操作时，IDT7133／7143的忙逻辑BUSY将会有一个硬件的指示，允许其中的一个端口先进行操作，而用BUSY指示将另一个端口置于等待状态，直到另一个端口完成相应的操作。如果在接到BUSY信号时，已经进行写操作，那么IDT7133/7143的内部机制可以阻止写操作的继续进行。
并不是所有的场合都需要或者是希望使用BUSY逻辑。在一些场合，希望将所有器件的BUSY信号进行逻辑或，这样任何一个器件的BUSY都可以是作为指示非法操作的中断源。如果不希望使用BUSY的写禁止功能，那么可以使用IDT7143。
器件使用
在IDT7143中BUSY引脚只作为写禁止输入来使用。在正常操作时，可以将BUSY引脚置为高。在需要时，只要将BUSY引脚置为低即可阻止不希望的写操作。IDT7133的BUSY输出为开漏输出，在使用时需要接上拉电阻。
通过BUSY逻辑来组成双端口 RAM的主从系统完成数据总线的扩展。当使用BUSY逻辑来完成数据总线的扩展时，RAM系统中需要一个主IDT7133来确定RAM系统的哪一侧用来接受BUSY指示，哪一侧用于输出BUSY指示。在这一系统中，所有的从双端口 RAM都使用相同的地址空间，它们用BUSY作为写禁止信号。由此可见，在这种系统中，IDT7 133的BUSY作为输出，而在IDT7143中BUSY作为输入。具体的原理如图所示。
要将数个双端口RAM组成一个32位或者更宽的系统，需要保证所有的器件同时有效。如果每一个器件都有一个仲裁机构而且它们的地址都同时到达，有可能会出现其中的一个器件使能BUSYL，而另一器件则使能BUSYR。如果出现这种情况，将会使CPU一直处于等待状态，造成死锁。
为了解决这一死锁问题，IDT公司推出了主从双端口RAM系统的数据总线扩展方案。在这一系统中，只有一个主双端口RAM，只用一个硬件仲裁器，其它的从双端口 RAM的BUSY作为输入。它们之间可以直接连接而无须任何其它器件。这种系统与其它系统比起来具有更高的速度。
当进行总线扩展时，对从双端口RAM的写操作必须在BUSY输入稳定之后才能进行。因此写操作必须在BUSY之后有一个小的延时，以保证写操作的正常进行。不过这一功能已经集成在双端口RAM的片上。下表示出了忙仲裁逻辑。
IDT7133／7143的读、写等时序如图所示。