第六章 时序逻辑电路 2.ppt

一、寄存器、移位寄存器
二、同步计数器
第三节常用的时序逻辑电路
三、异步数器
1
重点:
。
。
2
复习
如果计数脉冲CP的频率为f0,希望得到八分频的输出波形,需几进制计数器?
异步二进制计数器的构成方法?
3
第三节常用的时序逻辑电路
一、寄存器、移位寄存器

寄存器又称为数码寄存器,它用来存放二进制数码,广泛用于各类数字系统和数字计算机中。见书图6-3-1所示为4位的数码寄存器。

,有空翻现象的触发器不能组成移位寄存器.
移位寄存器不仅可以用来存放数码,而且还可以用来实现数据的串行和并行相互转换、数值运算以及数据处理等。
见书图6-3-2所示为由维持阴塞D触发器组成的4位左移的移位寄存器。
4
上述移位寄存器称为单向移位寄存器。在此基础上增加左、右移存控制信号M就可以组成双向移位寄存器。所谓双向移位的功能,就是在控制信号作用下既可以左移移位,又可以右移移位。见书图6-3-3所示为双向移位寄存器的电路图。
见书图6-3-4所示电路可以实现并行数码转换为串行数码。下面分析电路的工作过程:
由电路可以写出状态方程

在移位寄存器的基础上增加一些控制电路,以扩展其功能,就组成中规模移位寄存器.
5
解:略
例6-4 分析见书图6-3-5所示逻辑电路.
6
二、同步计数器
分析步骤:
(1)写驱动方程和输出方程。
(2)将驱动方程代入触发器的特性方程,求出电路的状态方程(Qn+1表达式)。
(3)画出相应的Qn+1卡诺图,然后画计数器的状态卡诺图。
(4)列计数器的状态转换表,并画状态转换图和时序图。
(5)说明计数器的逻辑功能。
下面介绍同步计数器的分析方法。
计数器的分析:根据给定的逻辑电路图,分析计数器状态和它的输出在输入信号和时钟信号作用下的变化规律。
任意进制计数器是指计数器的模N不等于2n的计数器。
7
三、异步计数器
在数字电路中,能够记忆输入脉冲个数的电路称为计数器。

8
②实现10进制计数器的工作原理:
4位二进制加法计数器从0000到1001计数。
当第十个计数脉冲CP到来后,计数器变为1010状态瞬间,要求计数器返回到0000。
显然,1010状态存在的时间极短(通常只有10ns左右),可以认为实际出现的计数状态只有0000~1001,所以该电路实现了十进制计数功能。
当计数器变为0000状态后,RD又迅速由0变为1状态,清零信号消失,可以重新开始计数。
可令RD= Q1Q3,当1010状态时Q1、Q3同时为1,RD=0,使各触发器置0。
9
(以10进制计数器为例)
①设计思想:通过反馈线和门电路来控制二进制计数器中某些触发器的输入端,以消去多余状态(无效状态)来构成任意进制计数器。
②逻辑电路图
图6-25 阻塞反馈式异步十进制加法计数器
CP3= Q1
进位信号C= Q3Q0
J3= Q2Q1
J1= Q3
10