结题答辩报告(cpu).ppt

结题报告
题目: 基于 FPGA的CPU系统设计与制作

学院: 自动化工程学院

专业: 电子信息科学与技术

姓名: 何东姝、于萍、李超、陈瑞、孙佳

指导教师: 王正彦
1
1
2
CPU系统
基于Verilog语言的CPU设计与测试
基于FPGA的CPU系统的设计和制作
2
控制信号
标志信号
操作码
clk
ExternalaReset
MemDataready
ReadMem
writeMe
ReadIO
writeIO
控制模块
数据模块
clk
CPU由数据模块和控制模块构成
Adder
Data
一、基于Verilog语言的CPU设计与测试
3
4
控制模块是9个状态的状态机,根据来自数据模块的指令机器码、标志位,来自存储器的握手信号及系统复位信号,决定状态的转换
复位状态
中断状态
取指状态
读存储器状态
指令执行1状态(正常指令)
指令执行1的存储器操作状态
指令执行2状态(影子指令)
指令执行2的存储器操作状态
指令计数器加1状态
控制模块
5
指令系统
本CPU具有基本的指令系统,包括数据传输、算术逻辑运算、移位、输入输出、中断等
6
7
二、基于FPGA的CPU系统的设计和制作
1
3
2
CPU系统的总体设计方案
CPU系统制作实现
CPU系统的设计概况
8
1. CPU系统的设计概况
一、核心系统
CycloneII核心:EP2C8Q208C8
SDRAM:64Mbit
配置芯片:EPCS4
提供配置模式:JTAG和AS,此外配置管脚通过插针引出
核心板的有源时钟为50Mhz
二、I/O资源
8位LED发光二极管
8位LED数码管
8位拨码开关
VGA接口
MAX3232 专用串口通讯电路PS/2键盘接口
9
CPU控制
CPU配置
CPU I/O
发光二极管
数码管
按键
拨码开关
VGA接口
JTAG
PS
RS232
存储设备
IO插针引出
系统的总体设计方案
时钟、电源
10