EDA技术与应用 EDA技术的应用.ppt

9/9/2018
1
第7章 EDA技术的应用
•本章概要:本章通过用硬件描述语言VHDL和Verilog HDL实现的设计实例,进一步介绍EDA技术在组合逻辑、时序逻辑电路设计以及在测量仪器、通信系统和自动控制等技术领域的综合应用。本章列出的全部HDL源程序均通过Quartus II或ModelSim工具软件的编译。
•知识要点:(1)VHDL的组合逻辑、时序逻辑以及综合应用实例。
(2)Verilog HDL的组合逻辑、时序逻辑以及综合应用的实例。
(3)VHDL和Verilog HDL实现系统设计的实例。
•教学安排:本章教学安排8学时。
9/9/2018
2
组合逻辑电路设计应用
8位乘法器的设计
,a[7..0]和b[7..0]是被乘数和乘数输入端,q[15..0]是乘积输出端。
8位乘法器元件符号
9/9/2018
3
用VHDL描述的8位乘法器源程序如下:
LIBRARY IEEE;
USE ;
ENTITY mul IS
PORT( a,b: IN integer range 0 to 255;
q: OUT integer range 0 to 65535);
END mul;
ARCHITECTURE one OF mul IS
BEGIN
q<=a *b;
END one;
9/9/2018
4
用Verilog HDL描述的8位乘法器源程序如下:
module mul8v (a,b,q);
input[7:0] a,b;
output[15:0] q;
assign q = a * b;
endmodule
9/9/2018
5
十六进制编码键盘设计
,它是一个4×4矩阵结构,用x3~x0和y3~y0等8条信号线接收16个按键的信息,。
x0
x1
x2
x3
y0
y1
y2
y3
3
2
1
0
7
6
5
4
B
A
9
8
F
E
D
C


9/9/2018
6
VHDL描述源程序如下
LIBRARY IEEE;
USE ;
ENTITY hcoder IS
PORT(x,y:INSTD_LOGIC_VECTOR(3 DOWNTO 0);
S : OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
END hcoder;
ARCHITECTURE struc OF hcoder IS
BEGIN
9/9/2018
7
PROCESS (x,y)
VARIABLE xy:STD_LOGIC_VECTOR(7 DOWNTO 0);
BEGIN
xy:=(X & y);
CASE xy IS
WHEN B"11101110" => S <= B"0000";
WHEN B"11101101" => S <= B"0001";
WHEN B"11101011" => S <= B"0010";
WHEN B"11100111" => S <= B"0011";
WHEN B"11011110" => S <= B"0100";
WHEN B"11011101" => S <= B"0101";
WHEN B"11011011" => S <= B"0110";
9/9/2018
8
WHEN B"11010111" => S <= B"0111";
WHEN B"10111110" => S <= B"1000";
WHEN B"10111101" => S <= B"1001";
WHEN B"10111011" => S <= B"1010";
WHEN B"10110111" => S <= B"1011";
WHEN B"01111110" => S <= B"1100";
WHEN B"01111101" => S <= B"1101";
WHEN B"01111011" => S <= B"1110";
WHEN B"01110111" => S <= B"1111";
WHEN OTHERS => S <= B"0000";
END CASE;
END PROCESS ;
END struc;
9/9/2018
9
Verilog HDL描述如下:
Module hcoder(x,y,s);
input[3:0] x,y;
output[3: