八路抢答器实验报告.doc

八路抢答器设计与制作
电路功能
主持人控制抢答器工作。
抢答有效时间为主持人按下按键后5秒内,其他时间按动抢答键无效。
抢答选手编号为0、1、2、3、4、5、6、7。抢答开始后,若五秒内有人抢答,则由LED数码管显示最先抢答选手编号,否则无显示。
抢答开始后由蜂鸣器发出5声1秒的提示音,若在5秒内有人抢答,蜂鸣器立刻停止提示音。并显示抢答选手编号。
电路基本参数
=5v
电路原理框图
抢答按键
优先编码电路
锁存器
译码电路
显示电路
控制电路
主持人控制开关
报警电路
秒脉冲产生电路
定时电路
图3-1 八路抢答器组成电路
设计要求
有八个抢答按键,一个主持人控制按键。
抢答有效时间为主持人按下按键后5秒内,其他时间按动抢答键无效。
抢答选手编号为0、1、2、3、4、5、6、7。抢答开始后,若五秒内有人抢答,则由LED数码管显示最先抢答选手编号,否则无显示。
抢答开始后由蜂鸣器发出5声1秒的提示音,若在5秒内有人抢答,蜂鸣器立刻停止提示音。
电路原理图及工作原理介绍
电路原理图如图2-1所示。
图2-1八路抢答器原理图
图中为8个抢答按键。74LS148为8线/3线优先编码器,其逻辑功能如表2-1所示。8路输入信号以及编码输出信号均为负逻辑。EI为使能控制端,低电平有效,当EI=0时,正常编码,否则所有输出端均为高电平。当EI=0时,且有输出时,,否则,可见GS为低电平时74LS148正常编码且有输入。当EI=0时,且
无输入时,EO=0,可见EO为低电平时表示74LS148正常编码且无输入。
74LS279为4RS触发器,输入信号低电平有效。其中,第一和第三RS触发器有两个置1端。看为主持人控制键,按下将第一至第三RS触发器复位,将第四RS触发器置1。在正常抢答期间,74LS279作为锁存器,将编码输出和GS锁存,其中反相输出,从而将负逻辑编码变为正逻辑,GS同相输出。最后,编码信号经7段显示译码器74LS48译码由LED显示抢答选手编号。74LS48内部有2K上拉电阻,可直接驱动共阴LED,不需要串联限流电阻。
由555定时器构成多谐振荡电路,震荡周期,占空比。该信号既是倒计数电路的时钟脉冲,又是蜂鸣器的发声的定时脉冲。由74LS192构成5秒倒计时电路。主持人按下时,计数器置为6,然后开始倒计数,经6个脉冲后,计数值为0,以后保持0不变,除非主持人再次按下置数,因为计数器最高输出端与异步清零端CLR相连,当计数器为0时若继续倒计数,则=1,使计数器清零。
主持人按下按键复位后,计数器输出为6,前5个计数脉冲到来后,计数器输出分别为5、4、3、2、1,或门输出高电平,若无人抢答,则与非门打开,时钟脉冲经,到三极管T,蜂鸣器发出5声蜂鸣音。计数器输出为0或有人抢答时,与非门关闭蜂鸣器不再发声。
主持人按下按键复位后,锁存器74LS279第四个RS触发器置1,输出端4Q为高电平;计数器74LS192置6,门输出高电平,从而使门输出低电平,编码器74LS148被选通,处于正常编码状态。若有人抢答,则,使锁存器4Q=0,从而使门输出高电平,编码器74LS148被关闭,不再编码,输出全为高电平,锁存器输出保持不变。若计数器计数到0,则门
输出为0,编码器74LS148同样被关闭,不再编码,输出全为高电平,锁存器输出保持不变。
编码器74LS148输出端EO与七段显示译码器74LS48的相连,这是因为,无人抢答时和0号选手按下抢答时,编码器具有相同的输出,而前者EO=0,使LED无显示,后者EO=0,显示0。
芯片简介
74LS192
74LS192是同步十进制可逆计数器,它具有双时钟输入,并具有清除和置数等功能,其引脚排列及逻辑符号如下所示:
图6-1  74LS192的引脚排列及逻辑符号
(a)引脚排列                       (b) 逻辑符号
图中:为置数端,为加计数端,为减计数端,为非同步进位输出端,为非同步借位输出端,P0、P1、P2、P3为计数器输入端,为清除端,Q0、Q1、Q2、 Q3为数据输出端。
其功能表如下:
表6-2  74LS192的功能表
              输入
     输出
MR
P3
P2
P1
P0
Q3
Q2
Q1
Q0
 1
 ×
 ×
 ×
×
×
×
×
0
0
0
0
 0
 0
×
 ×
d
c
b
a
d
c
b
a
 0
 1
 
 1
×
×
×
×
    加计数
 0
 1
 1
 
×
×
×
×
    减计数
74LS148
4LS148为8线-3