八路抢答器实验报告.doc

八路抢答器设计与制作电路功能主持人控制抢答器工作。抢答有效时间为主持人按下按键后5秒内,其他时间按动抢答键无效。抢答选手编号为0、1、2、3、4、5、6、7。抢答开始后,若五秒内有人抢答,则由LED数码管显示最先抢答选手编号,否则无显示。抢答开始后由蜂鸣器发出5声1秒的提示音,若在5秒内有人抢答,蜂鸣器立刻停止提示音。并显示抢答选手编号。=5v电路原理框图抢答按键优先编码电路锁存器译码电路显示电路控制电路主持人控制开关报警电路秒脉冲产生电路定时电路图3-1八路抢答器组成电路设计要求有八个抢答按键,一个主持人控制按键。抢答有效时间为主持人按下按键后5秒内,其他时间按动抢答键无效。抢答选手编号为0、1、2、3、4、5、6、7。抢答开始后,若五秒内有人抢答,则由LED数码管显示最先抢答选手编号,否则无显示。抢答开始后由蜂鸣器发出5声1秒的提示音,若在5秒内有人抢答,蜂鸣器立刻停止提示音。电路原理图及工作原理介绍电路原理图如图2-1所示。图2-1八路抢答器原理图图中为8个抢答按键。74LS148为8线/3线优先编码器,其逻辑功能如表2-1所示。8路输入信号以及编码输出信号均为负逻辑。EI为使能控制端,低电平有效,当EI=0时,正常编码,否则所有输出端均为高电平。当EI=0时,且有输出时,,否则,可见GS为低电平时74LS148正常编码且有输入。当EI=0时,且无输入时,EO=0,可见EO为低电平时表示74LS148正常编码且无输入。74LS279为4RS触发器,输入信号低电平有效。其中,第一和第三RS触发器有两个置1端。看为主持人控制键,按下将第一至第三RS触发器复位,将第四RS触发器置1。在正常抢答期间,74LS279作为锁存器,将编码输出和GS锁存,其中反相输出,从而将负逻辑编码变为正逻辑,GS同相输出。最后,编码信号经7段显示译码器74LS48译码由LED显示抢答选手编号。74LS48内部有2K上拉电阻,可直接驱动共阴LED,不需要串联限流电阻。由555定时器构成多谐振荡电路,震荡周期,占空比。该信号既是倒计数电路的时钟脉冲,又是蜂鸣器的发声的定时脉冲。由74LS192构成5秒倒计时电路。主持人按下时,计数器置为6,然后开始倒计数,经6个脉冲后,计数值为0,以后保持0不变,除非主持人再次按下置数,因为计数器最高输出端与异步清零端CLR相连,当计数器为0时若继续倒计数,则=1,使计数器清零。主持人按下按键复位后,计数器输出为6,前5个计数脉冲到来后,计数器输出分别为5、4、3、2、1,或门输出高电平,若无人抢答,则与非门打开,时钟脉冲经,到三极管T,蜂鸣器发出5声蜂鸣音。计数器输出为0或有人抢答时,与非门关闭蜂鸣器不再发声。主持人按下按键复位后,锁存器74LS279第四个RS触发器置1,输出端4Q为高电平;计数器74LS192置6,门输出高电平,从而使门输出低电平,编码器74LS148被选通,处于正常编码状态。若有人抢答,则,使锁存器4Q=0,从而使门输出高电平,编码器74LS148被关闭,不再编码,输出全为高电平,锁存器输出保持不变。若计数器计数到0,则门输出为0,编码器74LS148同样被关闭,不再编码,输出全为高电平,锁存器输出保持不变。编码器74LS148输出端EO与七段显示译码器74LS48的相连,这是因为,无人抢答时和0号选手按下抢答时,编码器具有相同的输出,而前者EO=0,使LED无显示,后者EO=0,显示0。芯片简介74LS192 74LS192是同步十进制可逆计数器,它具有双时钟输入,并具有清除和置数等功能,其引脚排列及逻辑符号如下所示:图6-1 74LS192的引脚排列及逻辑符号(a)引脚排列                      (b)逻辑符号图中:为置数端,为加计数端,为减计数端,为非同步进位输出端,为非同步借位输出端,P0、P1、P2、P3为计数器输入端,为清除端,Q0、Q1、Q2、 Q3为数据输出端。其功能表如下:表6-2 74LS192的功能表             输入    输出MRP3P2P1P0Q3Q2Q1Q0 1 × × ×××××0000 0 0× ×dcbadcba 0 1  1××××   加计数 0 1 1 ××××   减计数74LS1484LS148为8线-3线优先编码器,共有54/74148和54/74LS148两种线路结构型式,将8条数据线(0-7)进行3线(4-2-1)二进制(八进制)优先编码,即对最高位数据线进行译码。利用选通端(EI)和输出选通端(EO)可进行八进制扩展。芯片管脚如下图所示图6-274LS148管脚图 0-7编码输入端(低电平有效) EI选通输入端(低电平有效) A0、A1、A2三位二进制编码输出信号即编码输出端(低电平有效) GS片优先编码输出端