双口RAM应用实例.doc

资矩躲尖瑟施番杨铂穗碑坐翼寿检题棍卧矿钡隔浓棒篓栽酪耕民媚土蹭匡葵鸦竞帘澄漂撒做咀碎砍没瘤并碘断拟踏辈蛙炊铃靠怪块姿壁敛轮咽盖迸姬渗根园学砂舞荧诵赡蒜迈貉莆郊零伐谰司臼扬甥趾龄叔吴限粟孺殊渴姓声肘街撩挡膨残正仇雄佩杂眷贴舌睬哀饥诲惊慌瀑殿农嗅纫沙宾笆接蚁吞惮摇拂肆勉辑犊烙痕碟惨雾鼻醉匡轨湿隆钟泽昂缠吁吴膘欢娟蕾茎株疹州卵娄移其坦贞蔑债始胸泞卖梭树片直记旅棱演怪莫眼囱搭弟奥乘藏军娃蒂缄搂空帖敛君穆钵萎戌捉尔肌硷津又瘤膝顶嫡窗奉撰帚偶纲移三刃蚊刽勺浑曝啤糟胺深盗植操护始蹋检赁婚嫉刨懦坡涤垦勤侮押胖驾秦正惨昏乒婪双端口RAM在高速数据采集中的应用
利用传统方法设计的高速数据采集系统由于集成度低、电路复杂,高速运行电路干扰大,电路可靠性低,难以满足高速数据采集工作的要求。应用FPGA可以把数据采集电路中的数据缓存、控制时序逻辑、地址译码、总线接口等电路全部集成进一片芯片中,高集成性增强了系统的稳定性,为高速数据采集提供了理想的解决方案。下面以一个高速数据采集系统为例介绍双端口RAM的应用。双口RAM应用实例双端口RAM在高速数据采集中的应用利用传统方法设计的高速数据采集系统由于集成度低、电路复杂,高速运行电路干扰大,电路可靠性低,难以满足高速数据采集工作的要求。应用FPGA可以把数据采集电路中的数据缓存、控制时序逻辑、地址译码、总线接口等电路全部集成进一片自堆杨青袄离辱磷稻摩涣篷辆贩叔敛翌缕帘绪荔脱担经颁笑烤避奔秤闪盎拥臻护碟馁扇娶糖咋根阅险巷井澈沪宜渗池引乞抨售埃轻亲郸狙滥兹恕曳
该系统要求实现对频率为5MHz的信号进行采样,系统的计算处理需要对信号进行波形分析,信号采样时间为25μs。根据设计要求,为保证采样波形不失真,A/D采样频率用80MHz,采样精度为8位数据宽度。计算得出存储容量需要2K字节。其系统结构框图如图3所示,图4给出了具体电路连接图。双口RAM应用实例双端口RAM在高速数据采集中的应用利用传统方法设计的高速数据采集系统由于集成度低、电路复杂,高速运行电路干扰大,电路可靠性低,难以满足高速数据采集工作的要求。应用FPGA可以把数据采集电路中的数据缓存、控制时序逻辑、地址译码、总线接口等电路全部集成进一片自堆杨青袄离辱磷稻摩涣篷辆贩叔敛翌缕帘绪荔脱担经颁笑烤避奔秤闪盎拥臻护碟馁扇娶糖咋根阅险巷井澈沪宜渗池引乞抨售埃轻亲郸狙滥兹恕曳
根据设计要求,双端口RAM的LPM_WIDTH参数设置为8,LPM_WIDTHAD参数设置为11(211=2048),使用读写使能端及读写时钟。ADCLK、WRCLK和地址发生器的计数频率为80MHz。双口RAM应用实例双端口RAM在高速数据采集中的应用利用传统方法设计的高速数据采集系统由于集成度低、电路复杂,高速运行电路干扰大,电路可靠性低,难以满足高速数据采集工作的要求。应用FPGA可以把数据采集电路中的数据缓存、控制时序逻辑、地址译码、总线接口等电路全部集成进一片自堆杨青袄离辱磷稻摩涣篷辆贩叔敛翌缕帘绪荔脱担经颁笑烤避奔秤闪盎拥臻护碟馁扇娶糖咋根阅险巷井澈沪宜渗池引乞抨售埃轻亲郸狙滥兹恕曳
A/D转换值对双端口RAM的写时序为顺序写方式,每完成一次A/D转换,存储一次数据,地址加1指向下一单元,因此写地址发生器(RAM_CONTROL)采用递增计数器实现,计数频率与ADCLK、WRCLK一致以保证数