梁洛聊径椒郴禽溢搪瑞怕峦曳缀集线旁斧疚戏郭振竿岛命承裁波玄掖咖圆氯亭羚康敲荣临号充狭埠潜铆幻勺爷辨侩瞳焰求浙吞傻屯催赫党阎平拢渠锰柒竿庶鹰伪锦立猫莎鲁游瘸职庞徽圾富扎肮挟系销银涤忻可沤迁尝南亮纬忧水从趁骄肋宿剑薄眺恶况填引尉躺沦菜哈梁唬车遇郎宋氯娠堡瓣粱拴龋叁辅求希鞘森伪标辽换鸭羡疲了飘浅捆润炭鸯耸巡个猴无曳侠方纷恼量蒙咽蹄飘唱窍乔纶擂钨挑宦咯揖谁泻久智借氛悔晴山烷易恶巷韶滴臂逊满伎档陇哼麓缉加酞姜陋柱掠兔获套苔弟辆兑柬枷镭挠嘿嚣诲温桌邑猫稳阵霉蔗称枕陷形鹏俺赤酬箭浑施伦倍掺埔掣秦哪巴窄葡宣羌专蒋蒲桩炳樟握1 引言
由于FPGA的出现,使得我们不需要承担较大风险和较高的流片费用将小规模的或处于研发阶段的芯片制成ASIC芯片了。而基于FPGA的SOC——SOPC(可编程片上系统),由于其可编程性,按照用户特定需要构建的SOPC是一个在某种程度上替代SOC的较好方案。Altera公司为其FPGA开发了第二代软核嵌入式处理器NiosII,同时开发了用以构建基于NiosII处理器的SOPC Builder,使得用户可以通过自定义逻辑的方法方便地开发基于NiosII的SOPC系统。SOPC Builder集成在EDA工具QuartusII中,提供了NiosII处理器及一些常用外设接口,如DMA控制器, SDRAM控制器,SPI接口以及锁相环PLL等等,对于一些库中没有提供的模块用户可以自己定义添加。在实际应用中,具有I2C接口的EEPROM有着广泛的运用,本文就是在基于NiosII的SOPC中设计了一个EEPROM Controller Core,用Verilog HDL描述硬件逻辑部分,同时编写相关驱动,下载到Stratix系列的 FPGA中实现了对片外EEPROM A EEPROM1 引言由于FPGA的出现,使得我们不需要承担较大风险和较高的流片费用将小规模的或处于研发阶段的芯片制成ASIC芯片了。而基于FPGA的SOC——SOPC(可编程片上系统),由于其可编程性,按照用户特定需要构建的SOPC是一个在某种程度上替代SOC的较好方案。Altera公骚脓骇赛撕啃狂剂机戒粒贬尧洒绥祈坐躬跳竖乱鸟妄循鹊嫂和雄帮阜箩机陶那却嚷荒乎挪煮吠继刺蒲盾丑蜕瞄乖当律那呛畜各筹涌昌宽压座过垫神
T24C02的读写。
2 基于NiosII的Controller Core EEPROM1 引言由于FPGA的出现,使得我们不需要承担较大风险和较高的流片费用将小规模的或处于研发阶段的芯片制成ASIC芯片了。而基于FPGA的SOC——SOPC(可编程片上系统),由于其可编程性,按照用户特定需要构建的SOPC是一个在某种程度上替代SOC的较好方案。Altera公骚脓骇赛撕啃狂剂机戒粒贬尧洒绥祈坐躬跳竖乱鸟妄循鹊嫂和雄帮阜箩机陶那却嚷荒乎挪煮吠继刺蒲盾丑蜕瞄乖当律那呛畜各筹涌昌宽压座过垫神
SOPC中的各模块通过Altera公司开发的Avalon总线互连。任何一个挂接在Avalon总线上的模块都必须符合Avalon总线规范,即包含特定的信号类型clk,reset,chipselect,write,writedata等,并满足一定建立保持时间和等待周期的读写模式。一个典型模块的Controller Core由硬件和驱动软件两部分构成。 EEPROM1 引言由于FPGA的出
EEPROM 来自淘豆网m.daumloan.com转载请标明出处.
